KR100608471B1

KR100608471B1 - 디지털 값 처리기

Info

Publication number: KR100608471B1
Application number: KR1020017006693A
Authority: KR
Inventors: 슐리스트머사이어스
Original assignee: 텔레폰악티에볼라겟엘엠에릭슨(펍)
Priority date: 1998-11-30
Filing date: 1999-11-03
Publication date: 2006-08-02
Also published as: EP1137981B1; CN1328663A; WO2000033174A1; TW470913B; AR023713A1; CA2352846A1; KR20020021079A; EP1137981A1; AU1159700A; US6463452B1; EP1006437A1; DE69935447D1; JP2002531889A; DE69935447T2

Abstract

본 적용법은 디지털 값을 처리 하여 상기 디지털 값의 제곱 추정치를 결정하기 위한 디바이스 및 방법에 관한 것이다. 이러한 것은 2의 거듭 제곱인 기준점의 도움으로 제곱 함수에 선형적으로 접근하므로서 수행되어, 디지털 값 x_a 제곱의 추정치는 제 1 처리 값 2ⁱ과 제 2 처리 값 (3x_a - 2ⁱ⁺¹)을 근거로 결정되고, 여기에서 2ⁱ ≤ x_a < 2ⁱ⁺¹ 이다. 본 발명의 이점은 처리 단계 및 처리 하드웨어를 간단하게 한다는 것이다. 바람직하게, 전송기에 전송되는 디지털 신호의 평균 신호 거듭 제곱 추정치가 적용된다.

디지털 값 처리기, 추정치, 기준점, 선형적 접근

Description

디지털 값 처리기{DIGITAL VALUE PROCESSOR}

본 발명은 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기, 대응 방법 및 상기 디지털 값 처리기를 사용하는 평균 신호 거듭 제곱 추정 디바이스에 관한 것이다.

디지털 통신 시스템에서, 디지털 신호를 전송하기 위하여, 디지털 신호는 전송기로 포워드되기 전에 아날로그로 변조될 필요가 있다. 전송기의 출력 거듭 제곱을 감시하는 것이 바람직하다면, 직접적인 해결 방안은 아날로그 신호를 측정하는 것에 있다. 그러나, 디지털 신호를 근거로 한 전송기의 출력 거듭 제곱을 측정하거나 추정하는 것이 바람직하다면, 이러한 것은 디지털 신호에 포함된 값의 제곱을 감시하므로서 수행될 수 있다. 예를 들어, CDMA(코드 분할 다중화 방식) 신호는 소위 가중 칩이라는 것을 포함하고, 상기 가중 칩은 디지털 신호에 포함된 디지털 값의 일 예이고, 가중 칩의 동위상 및 직교(quadrature phase) 성분의 제곱을 감시하는 것은 상기 CDMA 디지털 신호를 전송하는 전송기의 출력 거듭 제곱을 나타낸다.

결과적으로, 디지털 신호의 거듭 제곱을 추정하기 위하여, 디지털 값의 제곱을 계산하기 위한 수단이 요구된다. 숫자와 자기 자신을 곱하는 기본 연산은 잘 알려져 있다. 다수의 수치 방법은 상기 곱셈을 달성하기 위하여 공지된다. 게다가, 거듭 제곱을 추정할 수 있기 전에 입력 스트림을 서브샘플링(subsampling)하는 여러 방법이 공지되었다. 상기 전술된 개념을 근거로 한 알고리즘은 디지털 신호 처리기와 같은 많은 디바이스에서 구현된다.

예를 들어, 독일 40 33 507 C2 에는 정수의 디지털 곱셈을 위한 회로 배치가 개시된다. 이 문서에 기술된 기본 연산은 먼저 알고리즘을 계산하고 가산 연산을 수행 한 후, 알고리즘 계산을 역으로 하는 연산을 수행하는 것이다. 알고리즘 및 역 연산 계산은 지수 곡선의 수학적 근사값을 사용하므로서 가속화 될 수 있다고 언급된다. 이 문서에 따라서, 알고리즘을 계산하기 위한 코딩 유니트는 선형 섹션(linear section)의 수가 적어도 각 정수의 비트 수와 같아지는 방법으로 조금씩 지수 곡선과 선형적으로 가까워진다. 이러한 선형 근사값과 관련하여, 독일 40 33 507 C2 에는 복잡한 진리표에 근거한 연산이 제시된다. 그러나 이러한 문서는 제곱의 계산을 구체적으로 지정하지 않는다.

또한, 예를 들면 유럽 0 811 909 A1에 개시된 제곱 값을 합한 값의 제곱근을 계산하기 위한 방법이나, 예를 들어 유럽 특허 0 205 351 A1에 개시된 평균 제곱 값을 추정하기 위한 방법이 있다. 그러나, 이러한 방법이 분석적으로 제곱 계산을 요구하는 항(term)의 계산에 관한 것이라 할지라도, 실제로 두 방법 모두 디지털 값의 제곱을 계산하지 않는다.
독일-OS-30 30 147 A1 에는 함수, 즉, X의 2^y 제곱(X raised to the power of 2^y)의 값을 추정하기 위한 방법 및 회로가 공지되어 있고, 여기에서 X는 변화 가능한 정규화 부동 소수점이다. y = 1 인 경우가 명시적으로 기술된다. 기술된 방법 및 회로의 목적은 시프트 레지스터에서 간단한 시프트 연산으로 추정치를 제공하는데 있다. 본 방법은 리딩 가수부(leading mantissa)의 레지스터 내용을 제외하고, 전체 레지스터 내용을 (y가 양이라면)왼쪽으로 y번, 또는 (y가 음이라면)오른쪽으로 y번 시프팅하는데 있다.

본 출원의 목적은 간단한 방법, 즉, 하드웨어의 소모가 거의 없고, 복잡한 처리 단계 없이 실현될 수 있는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리 기 및 디지털 값 처리 방법을 제공하는 것이다.

이런 목적은 제 1 청구항에 따른 디지털 값 처리기 및 제 15 청구항에 따른 디지털 값 처리 방법으로 해결된다. 바람직하게, 본 발명에 따른 디지털 값 처리는 디지털 신호의 평균 출력 거듭 제곱 추정치에 적용된다.

2의 거듭 제곱이 제곱 함수 y = x² 의 선형 근사치에 대한 기준점(anchor points)으로서 사용된다는 의미에서, 본 발명의 기본 개념은 디지털 값 x_a 의 제곱을 계산하기 위하여 2의 거듭 제곱을 사용한다는데 있다. 특히, 먼저 x_a 를 사이에 두고 있는 두개의 2의 정수 거듭 제곱 즉,

2ⁱ ≤ x_a < 2ⁱ⁺¹(1)

이 결정된다. 그 후, 추정치

를 계산하기 위하여 2ⁱ 는 제 1 처리 값으로서 사용되고, (3x_a - 2ⁱ⁺¹)은 제 2 처리 값으로서 사용된다.

전술된 방법에서 2의 정수 거듭 제곱으로 2진법인 디지털 값의 제곱을 추정하므로서, 시프트 연산 및 가산 연산으로 모든 계산을 수행할 수 있어 처리 단계를 간단하게 하고 처리 하드웨어를 상당히 간단하게 할 수 있다.

바람직한 실시예에 따라서, 추정치

는 제 1 처리 값과 제 2 처리 값의 적(product)으로서 계산되는데, 즉,

(2)

이다. 이것은 도 5에 도시된 바와 같이, 선형 보간법에 의해 기준점인 2의 정수 거듭 제곱 사이에서 추정치

를 계산하는 것에 대응한다. 이것은 이하에 더욱 상세하게 설명된다. 그 후, 추정치 계산은 바람직하게 레프트 시프트 연산(left shift operation) 및 가산 연산에 의해서만 수행될 수 있다.

평균 추정치 오차를 줄이는 또 다른 바람직한 실시예에 따라서, 추정치

는 절사 연산(truncating operation)을 추가적으로 수행하므로서 계산되는데, 즉,

(3)

이고, 여기에서,

는 실수 x의 정수부, 즉 절사 연산을 의미한다. 이러한 방식으로, 평균 추정치 오차가 감소된다. 바람직하게, 계산 연산은 레프트 시프트 연산과 라이트 시프트 연산(right shift operation) 및 가산 연산에 의해서만 수행된다.

2의 정수 거듭 제곱을 근거로 한 전술된 근사값에서 추정치 오차 크기는 디 지털 값이 크면 증가된다는 사실로 인해, 본 발명의 디바이스 및 방법은 바람직하게 크기가 큰 오차가 발생할 가능성이 적은 디지털 신호에 적용된다. 통상적으로, 이러한 것은 아날로그 전송기의 최대 출력 거듭 제곱 하에 제약에 따라 발생되는 디지털 신호에 대한 경우이다.

본 발명의 특징 및 이점은 첨부된 도면을 참조로 실행되는 이하의 바람직한 실시예의 상세한 설명으로 명백해지고, 여기에서

도 1은 본 발명의 블록 다이아그램을 도시하고;

도 2는 본 발명의 또 다른 실시예의 블록 다이아그램을 도시하고;

도 3은 전술된 도 1의 실시예를 근거로 하는 본 발명의 실시예를 도시하고;

도 4는 전술된 도 2의 실시예를 근거로 하는 본 발명의 실시예를 도시하고;

도 5는 2의 정수 거듭 제곱을 근거로 하여 값 x_a의 제곱을 추정하는 기본 개념을 설명하고;

도 6은 전술된 실시예에 대해 진폭 x_a 함수로서 근사값 오차를 도시하고; 그리고

도 7은 본 발명의 기본 방법의 순서도를 도시한다.

도 1은 본 발명의 제 1 실시예의 블록 다이아그램을 도시한다. 디지털 값 x_a는 결정 수단(10)에 입력되고, x_a 를 사이에 두고 있는 두개의 2의 거듭 제곱 사이, 즉,

2ⁱ ≤ x_a < 2ⁱ⁺¹ (4)

를 결정한다. 결정 수단(10)은 제 1 처리 값 2ⁱ를 출력하고, 이것은 계산 수단(20)에서 사용된다. 계산 수단(20)은 제 2 처리 값 (3x_a - 2ⁱ⁺¹)을 대략 계산한다. 마지막으로, 추정치

는 상기 제 1 및 제 2 처리 값으로 부터 계산된다.

여기 및 이하 설명에서 설명을 더욱 명확하고 간단하게 하기 위하여 x_a는 음이 아닌 수로 가정하였다는 것을 알 수 있다. 물론, 본 발명은 음의 디지털 값의 제곱을 추정하는 데에도 적용될 수 있다. 이러한 경우, 즉, x_a가 음일 가능성이 있다면, 결정 수단(10)에 입력되는 값은 필요하다면 대체로 양수가 되어야 한다. 이러한 것은, 예를 들면 결정 수단(10) 및 계산 수단(20) 앞에 항상 값 x_a의 크기를 출력하는 수단을 배치하는 적절한 방법으로 수행될 수 있어 음이 아닌 값만 디바이스(10 및 20)에 입력된다. 대안적으로, 적절한 방식으로 결정 수단(10) 및 계산 수단(20)을 범용시킬 수 있어, 음이 아닌 값 및 음의 값은 수단(10 및 20)에 입력될 수 있다. 이러한 변형은 바람직하거나 편리한 방법으로 수행될 수 있고, x_a가 음이 라면, 전술된 결정 및 계산(등식 (1) 내지 (4))은 x_a대신에 그 크기

를 근거로 하여 수행되게 된다.

전술된 바와 같이, 명확하기 하기 위하여 이하의 설명에서는 x_a는 음이 아니라고 가정하지만, x_a가 음인 경우에도 전술된 방법 및 디바이스가 간단하게 변형되어 사실상 x_a가

로 대치되어야 한다는 것을 이해할 수 있다. 다시 말해서, x_a가 음이라면, 추가 수단을 사용하여 2ⁱ는 사실상

를 근거로 하여 판단되고, 제 2 처리 값은 사실상

가 된다. "사실상" 이라는 것은 반드시 크기 그 자체가 계산되어야 한다는 것이 아니라, 이러한 효과를 가진 결과가 발생되어야 한다는 것을 의미한다. 그러나, 이것을 달성하는 가장 간단한, 그러므로 바람직한 방법은 제곱을 추정할 값 x_a의 크기를 전술된 디바이스(10 및 20)에 출력하는 수단을 제공하는 것이다.

그러나, 디바이스(10 및 20)는 자신을 동등하도록 양호하게 변형시킬 수 있어, 디바이스는 입력 값 x_a의 크기를 결정하거나, 예를 들어 2ⁱ, 2ⁱ⁺¹ 및/또는 3x_a의 음의 값처럼 계산 항의 대응하는 변형된 버젼이 사용된다. 후자일 경우, 예를 들어 우선 x_a가 음이 아닌 값인지 음의 값인지를 결정하고, x_a가 음이 아닌 값이라면 제 1 및 제 2 처리 값은

2ⁱ ≤ x_a < 2ⁱ⁺¹ (1)

및

(2)

로 부터 계산되고, x_a가 음이라면

-2ⁱ⁺¹ < x_a ≤ -2ⁱ (1a)

및

(2a)

로 부터 계산되는 시스템에 의해서 실현될 수 있다.

이러한 것은

를 근거로 하여 제 1 처리 값을 결정하고,

을 제 2 처리 값으로 결정하는 것과 동일한 결과를 갖는다는 것이 명백하다. 본 발명은 이러한 효과를 갖는 모든 가능성을 포함하게 된다.

디바이스(10 및 20) 변형 가능성은 상당히 많고, 본 기술 분야의 숙련자는 쉽게 생각할 수 있는 것이므로, 더 이상 설명될 필요가 없다.

도 7은 본 발명의 기본 방법의 순서도를 도시한다. 제 1 단계 S1에서, 디지 털 값 x_a가 판독된다. 다음 단계 S2에서, 2ⁱ ≤ x_a < 2ⁱ⁺¹ 이 되는 정수 i가 결정된다. 그 후, 제 1 처리 값 2ⁱ는 단계 S3에서 계산되고, 제 2 처리 값 (3x_a - 2ⁱ⁺¹)은 단계 S4에서 계산된다. 마지막으로, 추정치

는 제 1 및 제 2 처리 값을 근거로 단계 S5에서 계산된다.

도 1 및 도 7과 관련하여 전술된 프로세스는 적절하거나 바람직한 방법으로 수행될 수 있다. 예를 들어, 디지털 값에서 최상위 비트를 결정한 후 모든 다른 비트 세트를 가진 이러한 최상위 비트를 2의 수정 거듭 제곱인 0으로 간단하게 출력하므로서 단계 S2 및 S3는 한 단계로 결합될 수 있다는 점에 주목할 수 있다.

바람직하게, 제 1 및 제 2 처리 값을 결정하기 위한 프로세스는 도 1에 더욱 상세하게 도시된 바와 같이 수행된다. 특히, 결정 수단(10)은 사실상 2진법으로 주어진 디지털 값 x_a의 최상위 비트(MSB)를 찾은 후, 발견된 비트 위치를 x_a 를 사이에 두는 두개의 2의 정수 거듭 제곱을 결정하기 위한 정수 i 로 설정한다. 디지털 수의 주어진 2진법(부호/값, 1/2 보수)에 대하여, MSB 결정은 본 기술 분야에 잘 공지되어 있으므로 여기에서 더 이상 설명될 필요가 없다. 그 후, 결정 수단(10)은 MSB를 남겨두고 다른 모든 하위 비트를 0으로 설정하므로서 값 2ⁱ를 2진법으로 출력한다. 결과적으로, 2의 정수 거듭 제곱에 근거한 디지털 값의 제곱 추정치는 간단하게 디지털 값 x_a에서 최상위 비트를 발견하므로서 용이하게 결정될 수 있기 때문 에, 기준점 2ⁱ으로 인한 대해 간단한 결정 프로세스라는 이점을 갖게 된다.

바람직하게, 계산 수단(20)은 제 2 처리 값이 레프트 시프트 연산 및 가산 연산에 의해 계산되도록 배치된다. 특히, 도 1에 도시된 바와 같이, 계산 수단(20)은 바람직하게도 제 1 레프트 시프트 수단(21), 제 2 레프트 시프트 수단(22) 및 가산기(24)를 포함한다. 도시된 바와 같이, 레프트 시프트 수단(22)에서 디지털 값 x_a에 2를 곱하고, 가산기(24)에서 이것에 디지털 값을 더하여 3x_a를 발생시키고, 가산기(24)에서 3x_a 에서 2ⁱ⁺¹ 을 감산하므로서 제 2 처리 값 (3x_a - 2ⁱ⁺¹)이 결정될 수 있고, 2ⁱ⁺¹은 레프트 시프트 수단(21)에 있는 결정 수단(10)에 의해 출력된 값 2ⁱ에 2를 곱하여서 발생된다.

다시 여기에서, 추정에 있어서 기준점으로서 2의 거듭 제곱을 사용하면 유익하다는 것이 명백해 지는데, 이는 2를 곱하는 것과 관련된 연산이 간단한 레프트 시프트 연산에 의해서 2진법으로 수행될 수 있기 때문이다. 레프트 시프트 수단(21 및 22)의 경우, 2를 곱하는 것은 하나의 레프트 시프트에 의해서 달성된다. 이러한 레프트 시프트 연산을 수행하기 위한 회로는 본 기술 분야에 잘-공지되어 있으므로, 이하에 설명될 필요가 없다. 디지털 수에 대한 가산 수단 역시 잘 공지되어 있다.

바람직하게, 계산 회로(20)는 제 1 처리 값과 제 2 처리 값을 곱하므로서, 즉,

(5)

에 의해 추정치

를 계산한다. 이런 곱셈 연산 역시 간단한 레프트 시프트 수단(23)에 의해 수행되는 것이 바람직하고, 여기에서 제 2 처리 값에 2ⁱ를 곱하는 것은 다수의 i 레프트 시프트로서 수행된다. 그 후, 계산 회로(20)는 또 다른 처리를 위하여 추정치

를 출력한다.

시프트 수단 및 가산 수단에 의한 처리가 하드웨어 구현을 상당히 간단하게 하기 때문에 바람직할 수 있더라도, 상기 처리를 수행하기 위한 다른 수단도 사용될 수 있다는 것을 알 수 있다.

도 5는 2의 정수 거듭 제곱인 기준점을 사용하므로서 함수 y = x²의 선형 근사치에 대한 기본 개념을 도시한다. 도시된 바와 같이, 디지털 값 x_a는 x_i = 2ⁱ 과 x_i+1 = 2ⁱ⁺¹ 사이에 있다. x_a의 제곱은 점 x_i 와 x_i+1 사이에서 곡선 y = x_a 의 선형 추정치를 가정하므로서 추정된다. 다시 말해서,

(6)

전술된 바와 같이, 2의 정수 거듭 제곱인 기준점 사이에서 곡선 y = x² 의 이러한 선형 추정치는 제 1 처리 값과 제 2 처리 값의 적으로서 추정치

를 직접적으로 결정하게 한다.

도 2는 본 발명의 또 다른 실시예를 도시한다. 도 1과 관련하여 전술된 구성 요소와 동일한 도 2의 구성 요소는 동일한 참조 번호를 갖으므로 다시 기술되지 않는다. 도 2의 실시예와 도 1의 실시예의 차이점은 전술된 제 2 처리 값 (3x_a - 2ⁱ⁺¹)을 근거로 하는 변형된 제 2 처리 값을 발생시키기 위한 마스킹 회로(2)가 도 2에 추가적으로 배치된다는데 있다. 특히, 마스킹 수단은 자신의 입력부에서 디지털 값으로 부터 하위 비트의 미리 결정된 수 i-Q를 마스크하여, 이런 하위 비트를 전부 리세트한다.

바람직하게, 마스킹 수단(25)은, 도 2에 도시된 바와 같이, 분할 및 절사 수 단(251)과 곱셈 수단(252)을 포함한다. 특히, 제 2 처리 값 (3x_a - 2ⁱ⁺¹)이 입력되는 분할 및 절사 회로(251)는 제 2 처리 값에 (i - Q) 라이트 시프트를 실행하므로서 제 2 처리 값을 2^i-Q로 나누어 i-Q 최하위 비트를 절사한다. 그 후, 곱셈 수단(252)은 2^i-Q를 곱해 최상위 비트를 원래 상태로 되돌려 놓는다. 그리고, 이러한 것은 바람직하게도 (i-Q) 레프트 시프트의 경우에는 시프트 연산에 의해 수행된다. 이러한 연산의 결과는 변형된 제 2 처리 매개 변수이고,

(8)

여기에서

는 절사 연산을 지시한다. 마스킹 수단(25)의 마스킹 연산은 적절하거나 바람직한 방법으로 수행되거나 실행될 수 있지만, 구성 요소(251 및 252)의 전술된 특정 연산은 연산 단계를 간단하게 하고 하드웨어를 간단하게 하기 때문에 바람직할 수 있다는 것을 알 수 있다.

도 6은 제 1 처리 값과 제 2 처리 값을 간단하게 곱하므로서 결정된 값

및 제 1 처리 값과 변형된 제 2 처리 값을 곱하므로서 계산된 값

에 대한 근사값 오차

-

을 도시한다. 도 6에 도시된 결과를 얻기 위해 사용된 절사 매개 변수 Q는 2이다. 도시된 바와 같이 실제 값 x_a 와 무관하게, 제곱 값(점선)의 간 단한 선형 근사값에 대한 오차 곡선은 항상 0 또는 음이 된다. 이것은 도 5에서 쉽게 이해할 수 있고, 점 x_i 과 x_i+1 사이의 선형 근사치는 항상 곡선 y = x² 위에 있어, 추정치

는 항상

보다 크다. 도 2와 관련하여 설명된 마스킹 연산을 추가적으로 사용할 때의 근사값 오차는 도 6에 실선인 곡선으로 도시된다. 도시된 바와 같이, 마스킹 연산으로 인해 근사값의 오차 값

-

은 더욱 균형을 이루는데, 이것은 양의 값도 발생하기 때문이다. 이것은 다수의 디지털 값의 제곱이 추정된다면 추정된 제곱의 평균은 디지털 값의 평균에 더욱 정확하게 매치되게 하는 효과가 있다.

이것에 관하여, 마스킹 연산은 i-Q 최하위 비트를 마스크한다는 것을 알 수 있다. 이것은 마스크된 비트 수는 x_a의 크기에 따라서 달라진다는 것을 의미하고: x_a가 크다면 많은 비트가 마스크되고, x_a가 작다면 소수의(few) 비트만 마스크 되거나 마스크되는 비트가 없다는 것을 의미한다. 이러한 효과는 도 6에서 명확해 진다.

절사 매개 변수 Q = 2를 사용하여 최상의 성능이 달성되는 측정법이 도시된다.

도 6에 도시된 바와 같이, 일반적으로 근사값 오차의 크기는 x_a가 커질수록 더욱 커지는 경향이 있다. 이것은 기준점 2ⁱ는 진폭이 더 높은 값 x_a에서는 덜 조밀 해지기 때문이다. 다시 말해서, 이것은 기준점이 x 축상에 고르게 분포되지 않기 때문이다. 이러한 사실로 인해, 본 발명의 디지털 값 처리기 및 디지털 값 처리 방법은 디지털 값의 크기가 더욱 큰 것의 발생 빈도가 값이 더 작은 것보다 덜 빈번하거나 발생 가능성이 적은 디지털 신호에 특히 양호하게-적용된다. 이러한 경우, 크기가 큰 것에 대한 더욱 큰 근사값 오차는 추정치

의 누산되어 평균한 수에 큰 영향력을 미치지 못한다.

바람직하게, 전술된 실시예는 전송기에 제공되는 디지털 신호의 평균 전송 거듭 제곱을 추정하기 위한 거듭 제곱 추정 디바이스에서 사용된다. 도 3은 이러한 거듭 제곱 추정 회로에 대한 도 1의 값 처리기를 적용한 것을 도시하고, 도 4는 이러한 거듭 제곱 추정 회로에서 도 2의 디지털 값 처리기를 적용한 것을 도시한다.

도 3은 각각의 크기 결정 디바이스(60 및 60')에서 2개의 성분, 즉, 동위상 성분 및 직교 성분을 수신하는 평균 신호 거듭 제곱 추정 디바이스를 도시한다. 도 3은 도 1에서와 동일한 기준 번호를 사용하였고, 프라임 ' 을 추가한 것은 직교 성분을 취급하는 회로에 관한 것이라는 것을 알 수 있다. 도시된 바와 같이, 회로(23 및 23')에 의해 출력된 동위상 및 직교 성분의 제곱 추정치는 가산되어 누산기(30)에 제공되고, 상기 누산기는 미리 결정된 추정치 수를 누산하도록 설정된다. 그 후, 누산된 값은 평균 회로(40)에서 평균내어 진다. 마지막으로, 평균 거듭 제곱 추정치를 발생시키기 위하여, 회로(40)로 부터의 평균 결과는 dBm 또는 적절한 룩업 테이블에 의해 측정된 다른 적절한 단위로 맵(map)된다.

도 4는 도 2의 디지털 값 처리기에 근거한 평균 신호 거듭 제곱 추정 디바이스를 도시한다. 각각 동위상 성분 및 직교 성분에 대해 2개의 값 처리기를 제공하는 것에 관해, 그리고, 누산기(30), 평균 수단(40) 및 룩업 테이블(50)에 관해서, 도 4의 실시예는 도 3의 실시예와 본질적으로 유사하다. 도 4와 도 3의 배치에 있어서 차이점은 도 4가 마스킹 수단(25 및 25')을 추가적으로 포함한다는데 있다.

이미 전술된 바와 같이, 본 발명의 디바이스 및 방법은 크기가 크기의 범위 전체에 고르게 분포되어 있지 않은 곳의 신호의 거듭 제곱을 측정하는데 바람직하게 적용된다. 이러한 행동을 보이는 디지털 신호는 소위 가중 칩이라고 하는 것을 포함하는 CDMA(코드 분할 다중화 접근 방식) 신호 같은 것이다. 통상적으로, 이러한 신호는 평균 값을 중심으로 하는 크기 분포를 갖는데, 이는 상기 칩이 전송기의 최대 출력 거듭 제곱으로 주어진 제약하에 계산되기 때문이다. 다시 말해서, 가중 칩의 규정 크기의 발생 율은 평균 크기로 갈수록 증가한다. 중앙 제한 원리(central limit theorem)에 따라서, 개별(CDMA) 신호가 가산될수록 가우스 분포는 더욱 잘 달성된다.

본 발명은 특정 실시예를 근거로 기술되었지만, 본 발명은 이에 제한되는 것이 아니고, 첨부된 청구 범위에 의해 정의된다. 청구 범위 내의 기준 부호 및 기준 번호는 청구 범위를 더욱 용이하게 이해하기 위해 표시한 것이지 본 사상을 제한하려는 것은 아니다.

Claims

디지털 값의 제곱을 추정하기 위한 디지털 값 처리기에 있어서,

상기 디지털 값의 크기가 2의 정수의 거듭 제곱과, 2의 1과 상기 정수의 합 제곱 사이에 있도록 상기 정수를 결정하고, 2의 상기 정수의 거듭 제곱인 제 1 처리 값을 계산하기 위한 결정 장치 및,

상기 디지털 값의 크기의 3배와 2의 상기 정수와 1의 합 제곱의 차와 같은 제 2 처리 값을 계산하기 위한 계산 장치를 포함하고, 상기 디지털 값의 제곱의 추정치는 상기 제 1 처리 값 및 제 2 처리 값을 근거로 결정되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 1 항에 있어서,

상기 결정 장치는 상기 디지털 값의 크기의 최상위 비트를 검출하고, 상기 최상위 비트를 근거로 상기 정수를 결정하도록 배치되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 1 항에 있어서,

상기 계산 장치는 가산기 및 레프트 시프터를 포함하고, 가산 연산 및 레프트 시프트 연산만을 근거로 하여 상기 제 2 처리 값을 계산하도록 배치되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 1 항에 있어서,

상기 계산 장치는 상기 제 1 처리 값과 상기 제 2 처리 값의 적으로서 상기 추정치를 계산하도록 배치되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 4 항에 있어서,

상기 계산 장치는 레프트 시프트 연산부를 통하여 상기 제 1 처리 값과 상기 제 2 처리 값의 적을 계산하도록 배치되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 1 항에 있어서,

상기 계산 장치는 상기 제 2 처리 값에서 하위 비트를 마스크하기 위한 마스킹 장치를 포함하여 변형된 제 2 처리 값을 생성시키고, 상기 계산 장치는 상기 추정치가 상기 제 1 처리 값과 상기 변형된 제 2 처리 값의 적으로 계산되도록 배치되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 6 항에 있어서,

상기 마스킹 장치는 절사 연산을 수행하도록 배치되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 7 항에 있어서,

상기 마스킹 장치는 라이트 시프터 및 레프트 시프터를 포함하고, 상기 절사 연산이 절사된 값을 생성시키도록 상기 라이트 시프터에서 상기 제 2 처리 값을 2의 상기 정수와 절사 매개 변수의 차의 제곱으로 나누는 단계 및 상기 변형된 제 2 처리 매개 변수를 생성시키도록 상기 레프트 시프터에서 상기 절사된 값과 2의 상기 정수와 상기 절사 매개 변수의 차의 제곱을 곱하는 단계를 포함하도록 배치되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
제 8 항에 있어서,

상기 절사 매개 변수는 2인 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값 처리기.
전송기로 전송되고, 다수의 디지털 값을 포함하는 디지털 신호의 전송 거듭 제곱을 추정하기 위한 평균 신호 거듭 제곱 추정 장치에 있어서,

상기 디지털 값의 제곱을 추정하기 위한 제 1 항에 따른 디지털 값 처리기,

규정된 수의 상기 디지털 값의 추정된 제곱을 누산하는 누산기 및,

누산된 값을 평균하는 평균기를 포함하는 것을 특징으로 하는 전송 거듭 제곱을 추정하기 위한 평균 신호 거듭 제곱 추정 장치.
제 10 항에 있어서,

평균 값을 거듭 제곱 값의 절대값으로 맵하는 맵퍼(mapper)를 더 포함하는 것을 특징으로 하는 전송 거듭 제곱을 추정하기 위한 평균 신호 거듭 제곱 추정 장치.
제 10 항에 있어서,

상기 평균 신호 거듭 제곱 추정 장치는 CDMA 시스템에 내장되고, 상기 디지털 값은 가중 칩인 것을 특징으로 하는 전송 거듭 제곱을 추정하기 위한 평균 신호 거듭 제곱 추정 장치.
제 10 항에 있어서,

상기 디지털 신호는 상기 디지털 신호에서 디지털 값의 규정 크기에 대한 발생 율이 상기 디지털 신호에서의 값의 평균 크기에 근접한 크기로 증가하도록 하는 것을 특징으로 하는 전송 거듭 제곱을 추정하기 위한 평균 신호 거듭 제곱 추정 장치.
제 10 항에 있어서,

상기 디지털 신호는 상기 디지털 신호에서 디지털 값의 규정 크기에 대한 발생 율이 그 크기를 증가시키기 위해 감소되도록 하는 것을 특징으로 하는 전송 거듭 제곱을 추정하기 위한 평균 거듭 제곱 추정 장치.
디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법에 있어서,

상기 디지털 값의 크기가 2의 정수의 거듭 제곱과 2의 1과 상기 정수의 합의 제곱 사이에 있도록 상기 정수를 결정하는 단계,

제 1 처리 값을 2의 상기 정수의 거듭 제곱으로서 계산하는 단계,

제 2 처리 값을 상기 디지털 값의 크기의 3배와 2의 상기 정수와 1의 합의 제곱의 차로서 계산하는 단계 및,

상기 제 1 처리 값과 상기 제 2 처리 값을 근거로 상기 디지털 값의 제곱 추정치를 결정하는 단계를 포함하는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 15 항에 있어서,

상기 결정 단계는 상기 디지털 값의 크기의 최상위 비트를 검출하고, 상기 최상위 비트를 근거로 상기 정수를 결정함으로써 행해지는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 15 항에 있어서,

상기 제 2 처리 값의 상기 계산은 가산 연산과 레프트 시프트 연산만을 근거로 연산되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 15 항에 있어서,

상기 추정치는 상기 제 1 처리 값과 상기 제 2 처리 값의 적으로서 계산되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 18 항에 있어서,

상기 제 1 처리 값과 상기 제 2 처리 값의 적은 레프트 시프트 연산부를 통하여 계산되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 15 항에 있어서,

상기 계산 단계는 상기 제 2 처리 값에서 하위 비트를 마스크하여 변형된 제 2 처리 값을 생성시키는 마스킹 단계를 포함하고, 상기 추정치는 상기 제 1 처리 값과 상기 변형된 제 2 처리 값의 적으로서 계산되는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 20 항에 있어서,

상기 마스킹 단계는 절사 연산을 수행하는 절사 단계를 포함하는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 21 항에 있어서,

상기 절사 연산은 절사된 값을 생성시키도록 상기 제 2 처리 값을 2의 상기 정수와 절사 매개 변수의 차의 제곱으로 나누는 단계 및, 상기 변형된 제 2 처리 매개 변수가 생성되도록 상기 절사된 값과 2의 상기 정수와 상기 절사 매개 변수의 차의 제곱을 곱하는 단계를 포함하는 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.
제 22 항에 있어서,

상기 절사 매개 변수는 2인 것을 특징으로 하는 디지털 값의 제곱을 추정하기 위한 디지털 값의 처리 방법.