TW470913B - Digital value processor, method therefor and mean signal power estimating device using the digital value processor - Google Patents

Digital value processor, method therefor and mean signal power estimating device using the digital value processor Download PDF

Info

Publication number
TW470913B
TW470913B TW088119560A TW88119560A TW470913B TW 470913 B TW470913 B TW 470913B TW 088119560 A TW088119560 A TW 088119560A TW 88119560 A TW88119560 A TW 88119560A TW 470913 B TW470913 B TW 470913B
Authority
TW
Taiwan
Prior art keywords
value
digital
integer
patent application
item
Prior art date
Application number
TW088119560A
Other languages
English (en)
Inventor
Matthias Schulist
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Application granted granted Critical
Publication of TW470913B publication Critical patent/TW470913B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552Powers or roots, e.g. Pythagorean sums
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/76Arrangements for rearranging, permuting or selecting data according to predetermined rules, independently of the content of the data
    • G06F7/764Masking
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/552Indexing scheme relating to groups G06F7/552 - G06F7/5525
    • G06F2207/5523Calculates a power, e.g. the square, of a number or a function, e.g. polynomials

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Complex Calculations (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Description

470913 五、發明說明(1) 發明背景 本發明係有關 種相配的方法, 功率估算裝置。 在數位通訊系 需要先類比調變 接了當的方法在 估算以數位信號 含於數位信號内 (劃碼多向近接) 權晶值即為含於 相與正交相分量 射器其發射器輸 一種估算數位值 以及一種使用該 統中’要將數位 。若有必要監測 於量測類比信號 為基礎之發射器 之數值平方來完 信號包含所謂的 一數位信號内之 之平方值可表示 出功率。 平方之數位值處理器、一 數位值處理器之平岣信號 信號送至發射器傳輪之前 發射器之輸出功率,最直 二:之,若有必要量測或 輸出的功率,則可轉監測 成°舉例而言’ 一cdMa :權晶值:如此—來該加 數位值,監測加權晶值同 送出該CDMA數位信號的發 因此,為了估算一數位信號之功率,就需要— — 位值平方之裝置。一數值自乘之基本運算眾所皆知叶异數 多熟知的數值方法可完成此種乘法運算。再者,在’有許 性功率估算之前’已知可用不同方法次取樣—輪入$可能 串。基於上述觀念之演算架構已在許多裝置("二號 號處理器)中實現。 』如.數位信 例如DE 40 33 5 0 7 C2顯示了整數的數位乘法運筲之泰 路配置。此份專利文件所敘述之基本運算是首先計t瞀电 數,接著進行加法運算,然後做反對數之計算。值^二曰 的是:利用指數曲線的數學近似法,可加速對數及反T對數提 運算之計算。根據該專利’計算對數所用之編妈單元係®1 以
第5頁 470913 五、發明說明(2) ^~ " 逐2方式線性地近似一指數曲線,而線性分段之數目至少 ^々於各別整數之位元數。關於線性近似部分,de 33 5()7 C2專利提出一種基於一複雜的真值表之運算。 該專利却未特別地提到平方之計算。 亦有多種計算平方和之平方根的方法,例如E P 8 11 9 0 9 A 1專利所得者,·或者估算一平均平方值的方 例如EP 〇 2 05 35 i A1專利提出者。總之,縱然與計 項相關的這些方法在分析上需要算出平方值,不過兩 者實際上皆避免計算數位值的平方。 本專利申請的目的是要提出一種數位值處理器及數位值 處理方法,俾以簡單的方式—亦即最少的硬體費用及不複 /雜的處理步驟,實行一數位值平方的估算。 ★如申請專利範圍第1項之數位值處理器及申請專利範圍 第1 4項之數位值處理方法可達成此目的。根據本發明的數 位值處理適宜應用到一數位信號的平均輸出功率估算上。 本1明的基本觀念在於利用2的次方計算數位值\之平 方’思味著將2的次方當做是平方函數y = x2其線性近似之 綠點。更特別地是,首先決定Xa位在其間的二個2之整數 次方,亦即 21 ^xa<2i+1 (1) ,後將I當做第一處理值及(3xa-2⑴)當做第二處理值以計 鼻估計值f a2。 基於上述用2的整數次方去估算一數位值(為二進制數) 平方之方式’以移位運鼻及加法運异執行所有計算是可能
第6頁 470913 五、發明說明(3) ' ^ 的,此將簡化處理步驟並使得處理硬體相當簡單。 根據一較佳的具體實施例,估計值f a2是由第一及第二 處理值之乘積來計算的,亦即 |ra2=2i . (3xa-2i+1) (2) 如圖5所示,此相當於在做為錨點之2的整數次方之間以線 性内插法計算估計值f a2,稍後將做更詳細的說明。然後 可以僅由左移運算及加法運算進行估計值的計算。 根據另一較佳具體實施例,其平均估計誤差已降低,乃 是因加入一捨位運算以進行估計值p a2之計算,亦即
|(3χα~2ί+1)/2^J (3), 其中’ L χ」表示實數X的整數部分,也就是做捨位的運 异。以此方式將可減少平均估計誤差。較佳之計算方式乃 是僅執行左移與右移運算以及加法運算。 對於大數位值,由於以上述2的整數次方為基礎做近 似,估計誤差大小將增加的事實,本發明之裝置與方法適 於應用在較不可能產生大誤差之數位信號上。其代表性之 情況就是根據類比發射器有最大輸出功率限制所產生之數 位信號。 圖式簡單 從下列參照附圖對較佳具體實施例所做之詳細說明,將 顯現更多本發明的特色與優點,其中: ι圖1顯示本發明一具體實施例之方塊圖; ""圖2顯示本發明另一具體實施例之方塊圖;
第7頁 470913 五、發明說明(4) /圖3顯示以上所提及的圖1具體實施例為基礎之本發明具 體^施例; 圖4顯示以上所提及的圖2具體實施例為基礎之本發明具 體實施例; /圖5説明以2的整數次方為基礎估算乂3值平方之基本觀 念; /圖6顯示上所提及的諸具體貫施例其近似誤差做為振幅 xa之函數圖;以及 圖7顯示本發明的基本方法之流程圖〇 發明之詳細說明 圖1顯示本發明第一具體實施例之方塊圖。一數位值χ - 3 進入決定裝置1 0,該裝置決定了 xa位於其間的二個2的次 方,亦即 21 ^xa<2i+1 (4) 決定裝置10輸出第一處理值21,然後由計算裝置2〇使用此 值。計算裝置20適當地計算第二處理值(3xa-2i+i)。最後, 從該第一與第二處理值計算估計值I: a2。 請注意在此及下列描述中,為了較清楚及簡單之說明起 見,假没xa為非負值。當然’本發明亦能用以估算負的數 位值之平方。在此種情況,若Xa為負值之可能性存在,則 進入決定裝置10之值視需要須適度地變為正值。此可由適 切的方完成,例如:在決定裝置1 〇及計算裝置2 〇之前放一 裝置’而該裝置將輸出xa值的大小,使得僅有非負值進入 裝置1 0及2 0。替代性地以適當的方式一般化決定裝置丨〇及
O:\61\61226.PTD 第8頁 五、發明說明(5) 计异裳^2〇是可能的,使得非負及負值可進入裝置10及 2〇。可藉住何需要或方便的方式完成此修改,若&為負 值,則其結果將是以大小| xa I取代xa為基礎,來完成上 述之决=及計算(方程式⑴至⑷)。 如所提過的,為了清楚起見,以下的說明將假設xa為非 二值,不過應瞭解對於xa為負值之情況,須簡單地修改所 2的方法及裝置,在實際上是以I Xa I取代Xa。換言之, 若負值的Xa發生,則使用附增的裴置以確保2 i在實際上是 €丨^丨<21+1為基礎決定的,且第二處理值實際上是 為(3 | Xa | —21” ) 〇 ” 宭,μ,,立社丁 / 不過應產生具有此效果:吐:曰〶计异其自身之大小’ 及可行方式是提供:;裝;,要達到此的最簡單 出Xa值大小以利估算其平方置敦置10及20,該裝置輸 不過修改裝置10及20本身 輸入值'的大小,或採用=二能的’以至於其等可 的21、2-及/或3x。後者=修改版計算丨,例如負值 系統首先決定X』非;;負之:能;可用-系統具體化,該 處理值。 、、值,並由下式計算第一及第二 若Xa為非負值: i + l (1) (2) (la) 21 ^xa<2[ 及 ra2 = 2i · (3xa — 2] / 右Xa為負值: -2i + 1 <xa $ 一 2丨 及 1^2 = 21 · ( — 3xa-2i+1) •21 · (3xa + 2iH ) (2a)
第9頁 470913 五、發明說明(6) 對以2丨S丨Xa丨<2i+1為基礎決定第一處理值及以(3 |Xa | - 2 )為基礎決定第^一處理值’很明顯地將具有相同的效 果。本發明是要涵蓋具有此種效應的所有可能性。 修改裝置1 0及2 0之可能性極高,且對熟知此項技藝之人 士是报容易的,因而不須多加解釋。 圖7顯示本發明的基本方法之流程圖。在第一步驟s j, 讀取一數位值xa。然後在步驟S2決定整數i,以使得2i ^ xa<21+1 °接著在步驟S3計算第一處理值2i,其後在步驟S4 計算第二處理值(3Xa_2iH)。最後在步驟S5,以該第一及第 二處理值為基礎計算估計值f a2。 上述參引圖1及圖7所提出之方法,可由任何適當的或必 要的方式執行。請注意可將步驟82與33合併成一個步驟, 例如用以決定該數位值中的最高有效位元,然後將所有其 它位π設定為0而只輸出此最高有效位元,以做為2的正確 次方。 一圖1更詳細地示出決定該第一及第二處理值方法之朝 不 二更加特別地,事實上決定裝置10找出了以 的數位值xa之最高有效位开市』衣 位η;敕: ()’然、後將所找到的位元 以決定X,在其間的二個2的次方。對 於任何所給的數位信— 對 H 制表不(符號/大小,的補 數)JSB的決疋已為此項技藝 釋。然後裝置ίο輸出了保留故不須在此解 元設定制以二進制表:之 ^ ^ ^ ^ , 值 因為僅靠找出數位值x ^ 最问有效位70即可㈣地決定錫點,&以2的整數次方^
470913 五、發明說明(7) 基礎估算一數位值平方具有簡易决 計算裝置20最好以這樣的方式配田^方法之優點。 加法運算計算第二處理值。更加特 L σ由左移運算及一 裝置20具有一第一左移裝置21、〜裳^ ’如圖1所示:計算 法器2 4。如所見者,左移裝置2 2 g 左移裝置2 2及一加 加法器24將其與數位值本身相加以 a策U 2,並由 器24減去2⑴(係由在左移裝置21f^a,然後在加法 值乘以2形成),乃決定了第二處枯^疋裝置1〇輸出之2丨 因包含乘以2之諸運算僅須對二 #2l+1)。 移運算,故在估算時用2的次方做浐^值進行簡單的左 的。在左移裝置21及22,乘以2的動:優點是很明顯 完成的。執行這樣向左移位運算的恭疋向左移位一次 知,因而不須在此說明.數位值之二二2此項技藝所熟 知。 ^ ^置亦為眾所熟 在計算電路20,將該第一與第二 值f a2,亦即 处里值相乘以計算估計 (5 (3xa~2i· 此乘法運算亦可由簡單的左移裝置23執行, 1相乘是將該值左移卜欠完成的。然 =處理^與 計值f a2以做進一步處理。 ^電略2 〇輸出估 請注意最好採用移位裝置及加法裝 用非常簡單的硬體實現其結果…也可: 現該方法。 1文用其它裝置貝 圖5顯不在函數y=x2使用2
的整數次方做為錨點的線性近
第11頁 470913 五、發明說明(8) 似法之基本觀念。如所見者,數位值xa介於χ,〗1與乂1+1 = 21+1 之間。在Xi與乂⑴點之間,由假設曲線y = x2的線性近似以估 計xa的平方。換言之, ia2 2 X〇 一 X;
Xi+1
Xi • Xi+1 2 = Xi2+(Xa-Xi).(Xi+l+Xi: (6) =xaxi+l - xixi+l + W =xa2x^ — + xaXj, >i+l = xi-(3xa-2xi) = 2i.(3xa-2i· 如所見者,此在2的整數次方錨點之間做曲線y = x2之線性 估算,直接導致了估計值fa2為第一與第二處理值乘積之 決定。 圖2顯示本發明之另一具體實施例。在圖2中與圖1已解 釋過的元件相同之元件係編以相同的參考號碼,且不須再 次說明。圖2具體實施例與圖1具體實施例相異處是圖2增 加了遮罩電路25之配置,該電路用來產生以上所提及的第 二處理值(3xa-2i+1)為基礎之修正第二處理值。更加特別 地,該遮罩電路遮罩了其輸入數位值的較低有效位元之預 定數i - Q,以致於這些較低有效位元全受到重定。 如圖2所示,遮罩裝置25最好包含一除法及捨位裝置251 以及一乘法裝置25 2。更特別地,第二處理值(3xa-2i+1)輸 入之除法及捨位電路251對該第二處理值右移了(i-Q)位以 進行除以2H之運算,因而捨去了 i-Q個最低有效位元。然
第12頁 470913 五、發明說明(9) 後乘法裝置2 52進行乘以2i_Q之運算,以將最高有效位元回 復至其原來位置。此仍是以移位運算進行為佳,在此情況 為左移(i-Q)位。運算的結果為修正第二處理參數: 汝吨卜少”/叫 (8) L」表示捨位運算。請注意可以任何適當或必要的方式 進行或實施遮罩裝置25之遮罩運算,不過以上述元件251 及2 52的特殊運算為佳,因為其有簡單的運算步驟及簡單 的硬體。
圖6顯示對於以第一及第二處理值乘積決定的fa2值, 及對於以第一處理值乘以修正第二處理值計算得到的f a2 值之近似誤差xa2- f a2。圖6示出的結果所用之捨位參數Q 為2。如所見者,不顧xa之真正值,其平方值的簡單線性 近似誤差曲線(虛線)總是造成零或負的近似誤差。此從圖 5很容易瞭解:在點Xi與乂1+1之間的線性近似始終在曲線y = x2 之上,因此估計值f a2總是大於xa2。在增加使用了圖2說 明的遮罩運算時之近似誤差是示如圖6之實線曲線。如所 見者,由於遮罩的運算,因正值亦會發生,故近似誤差 xa2- f a2之值更為均衡。此所具的結果是:若已估算出數個 數位值的平方值,該等估算的平方值之平均將更精確地與 該等數位值的平均相似。 關於此點,應注意到遮罩運算遮罩了 i -Q最低有效位 元。此意謂受遮罩之位元數視xa之大小而定:若xa是大值, 則有許多位元受遮罩;若xa為小值,則僅有極少或無位元
第13頁 ^^913 ^^913 五 、發明說明 1ι〇) -- 將二,罩。在圖6中此種結果極為明顯。 如ί 6則::去可達最:效果的是使用Q = 2的捨位參數。 大μ σ見者,通㊉振幅Xa愈大,近似誤差的大小愈 所致^於在較高的振幅值Xa ’錯點2;愈不密集之事實 實。由於I Ϊ眘此乃係錨點並非均勻地散佈在X軸上之事 由於此事實,本發明的數位值處理器盥數位信♦事 法尤其適用於較A的數位值較較 ,理方 能發生之數位信號。在這般情況T,大可 近似誤差對於估計值f 2累 、車又大 率ίί:力宜用在估算:數位信號的平均傳輸功 圖3顧-圃1的:乂 ,而3玄數位信號係供至一發射器者。 圖3顯不圖i的數位值處理器在這樣的功率估算電路上 用’而圖4顯不圖2的數位值處理器在這 估 ς 上之應用。 刀千怙π %路 圖3顯示一接收兩個分量之平均信號功率估算裝 在各別的大小決定裝置6〇與6〇,之同相分量與正交相分 量。注意圖3使用了與圖!相同之參考號碼而與處理正交 相分量電路相關者係加了撇號。如所見者,電路U , 輸出的同相分量與正交相分量平方之估計值經相加&供予 累計器30,累計器30是設定成累計預定數目之估計值。然 後該累計值在平均電路4〇内做平均計算。最後,為了產生 一平均功率估計值,電路4〇平均後之結果是經—適當的查 表映射成dBm或任何其它適宜的測定單位。 圖4顯示以圖2的數位值處理器為基礎之平均信號功率估
47091^ —1— 五、發明說明(11) 算裝置。基本上圖4呈辦音γ丨丄 分量用的兩個值處理器,及關於關於同相分量及正交相 查表50是與圖3者相似的。圖'平均裝置4〇及 尚包含遮罩裝置25與25,之事實、。配置之間的差異是圖4 如先前所提及者,本發明、 率量測上,在信號中各種大,1、^^及方法較宜用在信號功 之範圍。呈現此種行為的數^非均勻地散佈於整個大小 β% it ^CDMAT ^i[ ^ ^ / 位彳5號是例如包含所謂的加權 的最大輸出,力率限制下所管…值是在發射器 具有以平均值附近為中心,故該等信號典型上 於平抝4· T *丄 之大小分佈。換言之,對於趨近 加。根據中本搞^值^ 一加權晶值其特定大小之發生率增 發生: : '"理論,加入更多個別的(CDMA)信號,將 %生鬲斯分佈機會增加。 不:基於特定的具體實施例描述本發明,不過本發明絕 請專2 ^此,並將在所附申請專利範圍更加以説明。在申 睁it ί;中所用的參考符號與參考號码只是為了更容易 呀鮮申睛專利範圍而非限制其範圍。
第15頁

Claims (1)

  1. 470913 案號 88119560 六、申請專利範圍 1. 一種數位值處理器,用於估算一數位值(xa)之平方 其包含: 一決定裝置(1 0 ),用以決定一整數(i ),俾使該數位值 (xa)之大小介於2的該整數(i )次方及2的1與該整數(i )和 的次方之間,且以2的該整數(i )次方計算一第一處理值 (21),以及 一計算裝置(20),用以計算一第二處理值(3xa-2i + 1), 其係等於3乘以該數位值(xa)的大小與2的該整數(i )及1和 次方之差,並以該第一及第二處理值為基礎決定該數位值 (xa)平方之估計值(f a2 )。 2 ·如申請專利範圍第1項之數位值處理器,其特徵為該 _ 決定裝置(1 0 )係配置以偵測該數位值(xa)大小之最高有效 位元,以及基於該最高有效位元以決定該整數(i )。 3. 如申請專利範圍第1或2項之數位值處理器,其特徵為 該計算裝置(2 0 )包含加法裝置(2 4 )及左移裝置(2 1 ,2 2 ), 而係配置以僅以加法運算與左移運算為基礎,即可執行該 第二處理值(3xa-2i + 1)之計算。 4. 如申請專利範圍第1或2項之數位值處理器,其特徵為 該計算裝置(2 0 )係配置以計算該估計值(f a2)為該第一處 理值(21)與該第二處理值(3xa-2i + 1)之乘積。 5. 如申請專利範圍第4項之數位值處理器,其特徵為該 計算裝置(2 0 )係配置以經由左移運算(2 3 )計算該第一處理 ® 值(21)與該第二處理值(3xa-2i + 1)之乘積。 6 .如申請專利範圍第1或2項之數位值處理器,其特徵為
    O:\61\61226.ptc 第1頁 2001.07. 27.017 470913
    該計异裝置(20)包含一遮罩裝置(25),用做遮罩誃一 理值(3xa-2i + 1)之較低有效位元,以產生一,正 :1二處 (2i-Q . L (3Xa_2i+1)/2i-Q」),且該計算裝置(2〇)一處理值 以該第一處理值(20與該修正第二處理值(2i_Q ·配置疋 2i + 1)/2i-Q」)之乘積計算該估計值(。 C3Xa- 案號 88119560 六、申請專利範圍 7·如申請專利範圍第6項之數位值處理器,其 遮罩裝置(25)係配置為用以執行一捨位運算。 试為該 8 ·如申請專利範圍第7項之數位值處理器,豆特 遮罩裝置⑽包含-右移裝置(251)及一左移裝;= 且係配置以使得該捨位運算包含在該右移裝置(2 5丨) 該第二處理值(3xa-2i + 1)除以2的該整數(丨)與一捨位表數 (Q)差值次方,以便產生一捨位值(L (3Xa— 2i + 1)/2i-Q」 )’並在該左移裝置(252)中將該捨位值乘以2的該整數(i) 與該捨位參數(Q )差值次方,以便產生該修正第二處 數(21_Q · L ( 3xa-2i + 1 ) / 2i,Q 」)〇 # 捨9位專等 =圍第8項之數位值處理器, 1 〇 · —種平均信號功率估算裝置,用以估算一 器?數位信號之傳輸功率’而該數位信號包含多個:-位值(xa),該裝置包含: 夕1固取 ^ ΐ明專利範圍第1至9項中任一項之數位值處理哭 南 以:具該等數位值之平方; 彳值處理益’用 計平方值;裝以置^3 0)’用以累計預定數目的該等數位值之估
    470913
    月W曰 六、申凊專利範園 修正 1平均裝置(40),用以平均該等累計值。 1 二&中請專利範圍第1 0項之平均信號功率估算裝置, I丄f為一映射裝置(5 0 ),用以將該等平均值映射成一絕 對功率值。 12 如由 置,·並° t請專利範圍第1 〇或11項之平均信號功率估算裝 4二:寺徵為將其納入一CDMA系統,而該等數位值(xa)為 加權晶值。 13 t請專利範圍第1 〇或11項之平均信號功率估算裂 了特徵為該數位信號對於趨近該數位信號中數位值平 二’、之大小,將使得該數位信號中某一數位值的特定大 小之發生率增加。 八 14 ·如申請專利範圍第10或11項之平均信號功率估算裝 i :: Ϊ徵為該數位信號對於漸增之大小值,將使得該數 位佗號中某'數位值的特定大小之發生率減低。 ·、種估异數位#號之數位值(Xa)的平方之數位值 地ϊ Τ ί,包含··決定(S 2〕一整數(i),以使該數位值(X· 0 ^ =小"於2的該整數(i)次方與2的}與該整數(i)和次^ :ίί;ϊ! 一 ΐ — ΐ理值(2i)為2的該整數⑴次方; 大小與2的該整數(i)與1和次3方之差為3乘以該數位值(xa) 以该第一及第二處理值為基礎, 平方之估計值(fa2)。 、疋(S5)該數位值(Xa) 1 6 ·如申請專利範圍第1 5項之 貝之方去,其特徵為該決定步
    O:\61\61226.ptc 2001.07. 27.019 470913 _案號 88119560 f。年夕月乃日 修正_- 六、申請專利範圍 驟(S 2 )是由偵測該數位值(xa)大小的最高有效位元,並基 於該最南有效位元決定該整數(i)而完成的。 1 7.如申請專利範圍第1 5或1 6項之方法,其特徵為僅以 加法運算及左移運算為基礎執行該第二處理值(3xa-2i + 1)之 -計算。 1 8 .如申請專利範圍第1 5或1 6項之方法,其特徵為以該 ‘ 第一處理值(21)與該第二處理值(3xa-2i + 1)之乘積計算該估 計值(f a2 )。 1 9.如申請專利範圍第1 8項之方法,其特徵為經由左移 運算(23)計算該第一處理值(20與該第二處理值(3xa-2i + 1) 之乘積。 2 0 .如申請專利範圍第1 5或1 6項之方法,其特徵為該計 算步驟(S5)包含一遮罩步驟,用以遮罩該第二處理值(3x a-2i + 1)的較低有效位元,俾產生一修正第二處理值彳?1·^· L (3xa-2i + 1)/2i-Q」);且以該第一處理值(2〇與該修正第 二處理值(2Μ · L (3xa-2i + 1)/2i-Q」)之乘積計算該估計值 (Fa2)。 2 1 .如申請專利範圍第2 0項之方法,其特徵為該遮罩步 驟包含一捨位步驟,以執行捨位運算。 2 2 .如申請專利範圍第2 1項之方法,其特徵為該捨位運 算包含將該第二處理值(3xa-2i + 1)除以2的該整數(i )與一捨 位參數(Q)差值次方,以便產生一捨位值(L(3xa-2ί + 1)/2Η ® 」),並將該捨位值乘以2的該整數(i )與該捨位參數(Q)差 值次方,以便產生該修正第二處理參數(2i_Q · L (3xa-
    O:\61\61226.ptc 第4頁 2001.07. 27. 020
    O:\61\61226.ptc 第5頁 2001.07. 27. 021
TW088119560A 1998-11-30 1999-11-09 Digital value processor, method therefor and mean signal power estimating device using the digital value processor TW470913B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP98122535A EP1006437A1 (en) 1998-11-30 1998-11-30 Digital value processor for estimating the square of a digital value

Publications (1)

Publication Number Publication Date
TW470913B true TW470913B (en) 2002-01-01

Family

ID=8233046

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088119560A TW470913B (en) 1998-11-30 1999-11-09 Digital value processor, method therefor and mean signal power estimating device using the digital value processor

Country Status (11)

Country Link
US (1) US6463452B1 (zh)
EP (2) EP1006437A1 (zh)
JP (1) JP2002531889A (zh)
KR (1) KR100608471B1 (zh)
CN (1) CN1328663A (zh)
AR (1) AR023713A1 (zh)
AU (1) AU1159700A (zh)
CA (1) CA2352846A1 (zh)
DE (1) DE69935447T2 (zh)
TW (1) TW470913B (zh)
WO (1) WO2000033174A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1054358A3 (en) * 1999-05-20 2003-03-12 TeraRecon, Inc., A Delaware Corporation Method and apparatus for approximating a function
GB2355087B (en) * 1999-10-08 2003-12-17 Mitel Corp Method & apparatus for calculating energy in A-law or Á-law encoded speech signals
US6766346B2 (en) * 1999-11-30 2004-07-20 Mosaid Technologies Incorporation System and method for computing a square of a number
US7167888B2 (en) * 2002-12-09 2007-01-23 Sony Corporation System and method for accurately calculating a mathematical power function in an electronic device
US20050027771A1 (en) * 2003-07-30 2005-02-03 Broadcom Corporation System and method for approximating division
US7489362B2 (en) 2003-03-04 2009-02-10 Broadcom Corporation Television functionality on a chip
US20070094318A1 (en) * 2005-10-24 2007-04-26 Christian Lutkemeyer Method and system for hardware efficient systematic approximation of square functions for communication systems
CN101368991B (zh) 2007-08-15 2012-01-25 鹏智科技(深圳)有限公司 电子装置测试装置及方法
JP2010271091A (ja) 2009-05-20 2010-12-02 Seiko Epson Corp 周波数測定装置
JP5440999B2 (ja) * 2009-05-22 2014-03-12 セイコーエプソン株式会社 周波数測定装置
JP5517033B2 (ja) 2009-05-22 2014-06-11 セイコーエプソン株式会社 周波数測定装置
JP5582447B2 (ja) 2009-08-27 2014-09-03 セイコーエプソン株式会社 電気回路、同電気回路を備えたセンサーシステム、及び同電気回路を備えたセンサーデバイス
JP5815918B2 (ja) 2009-10-06 2015-11-17 セイコーエプソン株式会社 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置
JP5876975B2 (ja) 2009-10-08 2016-03-02 セイコーエプソン株式会社 周波数測定装置及び周波数測定装置における変速分周信号の生成方法
JP5883558B2 (ja) 2010-08-31 2016-03-15 セイコーエプソン株式会社 周波数測定装置及び電子機器
JP2013048332A (ja) * 2011-08-29 2013-03-07 Fujitsu Ltd 無線装置およびメトリック計算方法
CN105867876A (zh) * 2016-03-28 2016-08-17 武汉芯泰科技有限公司 一种乘加器、乘加器阵列、数字滤波器及乘加计算方法
EP3260977B1 (en) * 2016-06-21 2019-02-20 Stichting IMEC Nederland A circuit and a method for processing data
US11016732B1 (en) 2018-04-17 2021-05-25 Ali Tasdighi Far Approximate nonlinear digital data conversion for small size multiply-accumulate in artificial intelligence
US11144316B1 (en) 2018-04-17 2021-10-12 Ali Tasdighi Far Current-mode mixed-signal SRAM based compute-in-memory for low power machine learning
US10884705B1 (en) 2018-04-17 2021-01-05 Ali Tasdighi Far Approximate mixed-mode square-accumulate for small area machine learning
US11615256B1 (en) 2019-12-30 2023-03-28 Ali Tasdighi Far Hybrid accumulation method in multiply-accumulate for machine learning
US11416218B1 (en) 2020-07-10 2022-08-16 Ali Tasdighi Far Digital approximate squarer for machine learning
US11467805B1 (en) 2020-07-10 2022-10-11 Ali Tasdighi Far Digital approximate multipliers for machine learning and artificial intelligence applications
US11610104B1 (en) 2019-12-30 2023-03-21 Ali Tasdighi Far Asynchronous analog accelerator for fully connected artificial neural networks

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3030147A1 (de) * 1980-08-08 1982-02-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zur naeherungsweisen bildung der funktion x (pfeil hoch)2(pfeil hoch)(pfeil hoch)y(pfeil hoch) einer normalisierten, binaeren gleitkommazahl x und schaltungsanordnung zur durchfuehrung des verfahrens
US4787056A (en) * 1986-03-26 1988-11-22 Rca Licensing Corporation Apparatus for estimating the square of digital samples
GB2236608B (en) * 1989-10-06 1993-08-18 British Telecomm Digital neural networks
FR2683340A1 (fr) * 1991-11-05 1993-05-07 Sgs Thomson Microelectronics Circuit elevateur au carre de nombres binaires.
FR2712410B1 (fr) * 1993-11-08 1996-02-09 Sgs Thomson Microelectronics Circuit élévateur au carré de nombres binaires.
US6301598B1 (en) * 1998-12-09 2001-10-09 Lsi Logic Corporation Method and apparatus for estimating a square of a number
US6298368B1 (en) * 1999-04-23 2001-10-02 Agilent Technologies, Inc. Method and apparatus for efficient calculation of an approximate square of a fixed-precision number

Also Published As

Publication number Publication date
DE69935447D1 (de) 2007-04-19
WO2000033174A1 (en) 2000-06-08
US6463452B1 (en) 2002-10-08
EP1137981A1 (en) 2001-10-04
DE69935447T2 (de) 2007-11-08
AU1159700A (en) 2000-06-19
KR100608471B1 (ko) 2006-08-02
CA2352846A1 (en) 2000-06-08
KR20020021079A (ko) 2002-03-18
JP2002531889A (ja) 2002-09-24
AR023713A1 (es) 2002-09-04
CN1328663A (zh) 2001-12-26
EP1006437A1 (en) 2000-06-07
EP1137981B1 (en) 2007-03-07

Similar Documents

Publication Publication Date Title
TW470913B (en) Digital value processor, method therefor and mean signal power estimating device using the digital value processor
US9137066B2 (en) Method and apparatus for generating a metric for use in one or more of lock detection, SNR estimation, and modulation classification
CN108989256B (zh) 一种fsk/gfsk解调方法及装置
JP3638585B2 (ja) 変調システムにおいて信号振幅をクリッピングする方法
KR102412746B1 (ko) 부동 소수점 제곱근 연산 장치 및 방법
WO2017107327A1 (zh) 基于查表法的cpm调制数字化实现方法及数字化cpm调制模块
JPH09116586A (ja) 遅延検波装置
US7912888B2 (en) Rounding computing method and computing device therefor
CN110971243A (zh) 解码bch编码码字的系统和方法
JP6660341B2 (ja) データを処理する回路及び方法
CN110147218B (zh) 基于Cordic算法的运算电路与方法
WO2020172368A3 (en) Device and method for hardware-efficient adaptive calculation of floating-point trigonometric functions using coordinate rotate digital computer (cordic)
EP2118998A2 (en) Predistortion of pulse modulator for correction of slewing distortion
JPH07245634A (ja) 位相被変調信号の特性を記述する方法とシステム
US9100115B1 (en) Processor unit for determining a quality indicator of a communication channel and a method thereof
JP2016539347A (ja) 剰余数系アナログ−デジタル変換を使用した位相角測定
Low et al. A fast and compact circuit for integer square root computation based on Mitchell logarithmic method
TW202020655A (zh) 座標旋轉數位計算裝置及方法
TWI399952B (zh) 用以近似一複數之絕對值或二元向量之範數的上界限制的方法或裝置
CN109510661B (zh) 光发射机中iq延时差的测量方法、装置和光发射机
TW200941453A (en) Resolution-independent watermark detection
JP3949559B2 (ja) 変調誤差比を測定する装置
EP4085388A1 (en) Novel activation function implementation
CN115167814A (zh) 坐标旋转数字运算电路及其方法、信号处理电路和芯片
CN115801284A (zh) 一种数字签名验证方法、装置、电子设备及存储介质

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees