CN115167814A - 坐标旋转数字运算电路及其方法、信号处理电路和芯片 - Google Patents
坐标旋转数字运算电路及其方法、信号处理电路和芯片 Download PDFInfo
- Publication number
- CN115167814A CN115167814A CN202210782696.2A CN202210782696A CN115167814A CN 115167814 A CN115167814 A CN 115167814A CN 202210782696 A CN202210782696 A CN 202210782696A CN 115167814 A CN115167814 A CN 115167814A
- Authority
- CN
- China
- Prior art keywords
- abscissa
- phase
- ordinate
- target
- iterative
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5446—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation using crossaddition algorithms, e.g. CORDIC
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
本申请实施例涉及一种坐标旋转数字运算电路及其方法、信号处理电路和芯片,所述坐标旋转数字运算电路,包括:迭代运算模块,用迭代运算模块包括:横坐标运算单元,用于当k<n时,根据第k‑1次迭代运算获取的第k横坐标x(k)和第k纵坐标y(k)获取第k+1横坐标x(k+1);当k≥n时,根据第k横坐标x(k)获取第k+1横坐标x(k+1);纵坐标运算单元,与横坐标运算单元连接,用于根据第k横坐标x(k)和第k纵坐标y(k)获取第k+1纵坐标y(k+1);相位运算单元,与纵坐标运算单元连接,用于根据第k‑1次迭代运算获取的第k相位phase(k)和第k纵坐标y(k)获取第k+1相位phase(k+1);输出模块,与迭代运算模块连接,用于当k=m时,输出第k相位phase(k+1)作为待测数据的目标相位。
Description
技术领域
本申请实施例涉及芯片技术领域,特别是涉及一种坐标旋转数字运算电路及其方法、信号处理电路和芯片。
背景技术
坐标旋转数字运算(Coordinate Rotation Digital Computer,CORDIC)是一种将三角函数、反三角函数等运算转化为加减、移位等简单运算的方式。由于硬件电路不具有三角函数等运算功能,因此,坐标旋转数字运算被广泛应用于硬件电路领域,以克服硬件电路中的上述功能缺陷。但是,现有技术中的坐标旋转数字运算的运算量过大,导致运算速度无法满足用户的使用需求。
发明内容
基于此,有必要针对上述技术问题,提供一种能够运算速度较快的坐标旋转数字运算电路及其方法、信号处理电路和芯片。
第一方面,本申请提供了一种坐标旋转数字运算电路,包括:
迭代运算模块,用于根据待测数据和预设初始相位进行多次迭代运算,所述迭代运算模块包括:
横坐标运算单元,用于当k<n时,根据第k-1次迭代运算获取的第k横坐标和所述第k纵坐标获取第k+1横坐标;当k≥n时,根据所述第k横坐标获取第k+1横坐标,其中,k为当前的迭代次数,n为第一次数阈值,m为第二次数阈值,k、m和n均为正整数,且n<m;
纵坐标运算单元,与所述横坐标运算单元连接,用于根据所述第k横坐标和所述第k纵坐标获取第k+1纵坐标;
相位运算单元,与所述纵坐标运算单元连接,用于根据第k-1次迭代运算获取的第k相位和所述第k纵坐标获取第k+1相位;
输出模块,与所述迭代运算模块连接,用于当k=m时,输出所述第k相位作为所述待测数据的目标相位。
第二方面,本申请提供了一种信号处理电路,包括:
如上述的坐标旋转数字运算电路,用于获取待测信号的目标幅度和目标相位;
削峰电路,与所述坐标旋转数字运算电路连接,用于当所述目标幅度大于预设幅度阈值时,获取具有所述预设幅度阈值和所述目标相位的削峰信号。
第三方面,本申请提供了一种芯片,包括如上述的坐标旋转数字运算电路或如上述的信号处理电路。
第四方面,本申请提供了一种坐标旋转数字运算电路方法,包括:
根据待测数据和预设初始相位进行多次迭代运算;
当k=m时,输出所述第k相位作为所述待测数据的目标相位,k为当前的迭代次数;
其中,一次所述迭代运算包括:
当k<n时,根据第k-1次迭代运算获取的第k横坐标和所述第k纵坐标获取第k+1横坐标;当k≥n时,根据所述第k横坐标获取第k+1横坐标,其中,n为第一次数阈值;根据所述第k横坐标和所述第k纵坐标获取第k+1纵坐标;根据第k-1次迭代运算获取的第k相位和所述第k纵坐标获取第k+1相位,m为第二次数阈值,k、m和n均为正整数,且n<m;
上述坐标旋转数字运算电路,在获取第k+1横坐标x(k+1)时,相较于根据两个参数x(k)和y(k)共同运算的方式,当k≥n时,仅根据一个参数x(k)获取x(k+1),一方面需要获取的数据量更少,另一方面需要进行的运算过程也更加简单。因此,本实施例根据迭代次数k对横坐标的获取方式进行拆分,由于简化了横坐标的运算过程,在多次迭代运算中,仅有前n次需要采用相关技术中的运算方式,而剩余的各次可以采用较为简单的运算方式,从而提高坐标旋转数字运算电路的运算速度。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一实施例的坐标旋转数字运算电路的结构示意图之一;
图2为一实施例的迭代运算模块中一次迭代运算对应的电路结构示意图;
图3为一实施例的坐标旋转数字运算电路的结构示意图之二;
图4为一实施例的坐标旋转数字运算电路的结构示意图之三;
图5为一实施例的坐标旋转数字运算电路方法的流程图;
图6为一实施例的步骤502的子流程图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。在本申请的描述中,“若干”的含义是至少一个,例如一个,两个等,除非另有明确具体的限定。
图1为一实施例的坐标旋转数字运算电路的结构示意图之一,参考图1,坐标旋转数字运算电路包括迭代运算模块100和输出模块200。
其中,迭代运算模块100用于根据待测数据和预设初始相位进行多次迭代运算。输出模块200与所述迭代运算模块100连接,输出模块200用于当k=m时,输出所述第k相位作为所述待测数据的目标相位。其中,k和m均为正整数,k为当前的迭代次数,每进行一次迭代运算,迭代次数k递增1,m为第二次数阈值。也即,当迭代次数k小于第二次数阈值m时,迭代运算模块100继续执行下一次迭代运算。当迭代次数k等于第二次数阈值m时,迭代运算模块100停止迭代运算,且输出模块200输出迭代运算模块100最后一次迭代运算获取的相位,即,输出模块200输出第m相位。
具体地,待测数据表征的内容与坐标旋转数字运算电路的使用场景相对应。例如,坐标旋转数字运算电路的使用场景为射频通信场景,则待测数据表征的内容可以为某一时刻的射频信号的特性。待测数据被配置有第一横坐标和第一纵坐标,预设初始相位也可以称为第一相位。迭代运算模块100每进行一次迭代运算,就可以分别获取更新的横坐标、纵坐标和相位。例如,根据初始预设相位和待测数据的第一横坐标和第一纵坐标,可以进行第一次迭代运算,从而获取第二横坐标、第二纵坐标和第二相位。进一步地,根据第一次迭代运算获取的第一横坐标、第一纵坐标和第一相位,可以进行第二次迭代运算,以获取第二横坐标、第二纵坐标和第二相位,以此类推。需要说明的是,在每一次迭代过程中,可以同时获取横坐标、纵坐标和相位,也可以依次获取横坐标、纵坐标和相位,对于上述获取顺序,本申请实施例不做限定。
第二次数阈值m可以为8、12、16等,本实施例不做限定。一示例性地,可以通过数据用例对坐标旋转数字运算电路进行仿真,来确定坐标旋转数字运算电路的第二次数阈值m。具体地,每个数据用例被配置分别有预设的第一横坐标、第一纵坐标,并被配置有已知的预设相位。在仿真过程中,可以将数据用例的第一横坐标和第一纵坐标输入至坐标旋转数字运算电路,并分别比较每一次迭代运算后的仿真相位与预设相位之间的差值,当仿真相位与预设相位之间的差值小于一定值时,判定当前的迭代次数可以满足精确度要求。进一步地,可以通过多个数据用例进行仿真,并分别获取每个测试用例对应的能够满足精确度要求的迭代次数,从而综合确定第二次数阈值m。例如,可以选择上述能够满足精确度要求的多个迭代次数中的最大值确定第二次数阈值m。
在本实施例中,所述迭代运算模块100包括横坐标运算单元110、纵坐标运算单元120和相位运算单元130,纵坐标运算单元120分别与横坐标运算单元110、相位运算单元130连接。
其中,横坐标运算单元110用于当k<n时,根据第k-1次迭代运算获取的第k横坐标x(k)和所述第k纵坐标y(k)进行第k次迭代运算,从而获取第k+1横坐标x(k+1)。当k≥n时,根据所述第k横坐标x(k)获取第k+1横坐标x(k+1)。其中,n为第一次数阈值,n也为正整数,且n<m。纵坐标运算单元120用于根据所述第k横坐标x(k)和所述第k纵坐标y(k)获取第k+1纵坐标y(k+1)。相位运算单元130用于根据第k-1次迭代运算获取的第k相位phase(k)和所述第k纵坐标y(k)获取第k+1相位phase(k+1)。
可以理解的是,在获取第k+1横坐标x(k+1)时,相较于根据两个参数x(k)和y(k)共同运算的方式,当k≥n时,仅根据一个参数x(k)获取x(k+1),一方面需要获取的数据量更少,另一方面需要进行的运算过程也更加简单。因此,本实施例根据迭代次数k对横坐标的获取方式进行拆分,可以先通过前n次迭代运算获得需要的运算精确度,再通过后m-n次迭代运算提升运算速度。发明人发现,在相关技术中,对于横坐标,通常每一次迭代运算都采用相同的运算方式。因此,每一次迭代都需要进行三个运算,以分别获取横坐标、纵坐标和相位,以第二次数阈值m为例,相关技术中的坐标旋转数字运算电路需要进行3*m个运算。但是,在本实施例中,由于简化了横坐标的运算过程,在多次迭代运算中,仅有前n次需要采用相关技术中的运算方式,而剩余的各次可以采用较为简单的运算方式,从而提高坐标旋转数字运算电路的运算速度。
在其中一个实施例中,可以将第k横坐标x(k)直接作为第k+1横坐标x(k+1),即,x(k+1)=x(k)。基于上述方式,当k≥n时,无需进行任何运算即可获取第k+1横坐标x(k+1),从而使k≥n时获取横坐标的运算量最小。即,仅有前n次迭代时需要进行运算,而剩余的各次无需进行运算。因此,本实施例的坐标旋转数字运算电路仅需要进行2*m+n个运算,从而更进一步地提高了坐标旋转数字运算电路的运算速度。
其中,坐标旋转数字运算电路可以采用串行结构、并行结构、并行流水结构中的任一种实施,具体可以根据需要设置,本实施例不做限定。串行结构对于迭代运算模块100进行分时复用,将迭代运算模块100的输出端输出的数据不断地传输回该迭代运算模块100的输入端,以使坐标旋转数字运算电路占用的空间最少,但控制时序会比较复杂。并行结构是对串行结构的扩展,对每次迭代运算赋予独立的运算电路,例如,横坐标运算单元110包括独立的多个运算电路。并行结构中的每一个运算电路从而无须连接控制电路,只需执行由电路连接关系确定的移位、加减操作。相比于串行结构,并行结构能够具有较佳的运算速度。并行流水结构对并行结构添加流水寄存器,从而使得关键路径的长度由并行结构的N个运算电路变为1个运算电路。因此,并行流水结构具有最快的处理速度,而这是以消耗更多的资源换取的。其中,当采用并行结构或并行流水结构时,本实施例的技术方案无需设置第n次至第m次的横坐标的运算电路,从而可以减少需要设置的运算电路的数量,进而缩小坐标旋转数字运算电路的面积和功耗。
在其中一个实施例中,根据第k横坐标x(k)和所述第k纵坐标y(k)获取第k+1横坐标x(k+1)的运算,第k横坐标x(k)和所述第k纵坐标y(k)获取第k+1纵坐标y(k+1)的运算以及根据第k相位phase(k)和所述第k纵坐标y(k)获取第k+1相位phase(k+1)的运算,均可以依据相关技术中的方式实施。
具体地,一次迭代运算对应的电路包括横坐标运算电路、纵坐标运算电路和相位运算电路。横坐标运算单元110包括多个上述横坐标运算电路,纵坐标运算单元120包括多个上述纵坐标运算电路,相位运算单元130包括多个上述相位运算电路。图2为一实施例的迭代运算模块100中一次迭代运算对应的电路结构示意图,参考图2,横坐标运算电路包括一个第一移位寄存器、一个第一加减运算电路和一个最高有效位获取电路(MostSignificant Bit,MSB)。其中,第一移位寄存器用于对第k纵坐标y(k)进行移位处理,第一加减运算电路用于对第k横坐标x(k)和移位处理后的第k纵坐标y(k)进行加、减运算中的一个。最高有效位获取电路用于获取第k纵坐标y(k)的最高有效位,从而确定迭代运算时的逼近方向,即确定第一加减运算电路进行加运算还是减运算。具体地,当第k纵坐标y(k)的最高有效位为正时,y(k)>0,第一加减运算电路进行加运算,x(k+1)=x(k)+y(k)>>k;当第k纵坐标y(k)的最高有效位为负时,y(k)<0,第一加减运算电路进行减运算,x(k+1)=x(k)-y(k)>>k。纵坐标运算电路包括一个第二移位寄存器、一个第二加减运算电路、一个最高有效位获取电路和一个反相器。其中,第二移位寄存器用于对第k横坐标x(k)进行移位处理,第二加减运算电路用于对第k纵坐标y(k)和移位处理后的第k横坐标x(k)进行加、减运算中的一个。最高有效位获取电路用于获取第k纵坐标y(k)的最高有效位,从而确定迭代运算时的逼近方向,即确定第二加减运算电路进行加运算还是减运算。具体地,当第k纵坐标y(k)的最高有效位为正时,y(k)>0,第二加减运算电路进行减运算,y(k+1)=y(k)-x(k)>>k;当第k纵坐标y(k)的最高有效位为负时,y(k)<0,第二加减运算电路进行减运算,y(k+1)=y(k)+x(k)>>k。相位运算电路包括一个第三加减运算电路和一个最高有效位获取电路。其中,第三加减运算电路用于对第k相位phase(k)和预设相位迭代增量θk进行加、减运算中的一个。最高有效位获取电路用于获取第k纵坐标y(k)的最高有效位,从而确定迭代运算时的逼近方向,即确定第三加减运算电路进行加运算还是减运算。具体地,当第k纵坐标y(k)的最高有效位为正时,y(k)>0,第三加减运算电路进行加运算,phase(k+1)=phase(k)+θk;当第k纵坐标y(k)的最高有效位为负时,y(k)<0,第三加减运算电路进行减运算,phase(k+1)=phase(k)-θk。其中,预设相位迭代增量
在其中一个实施例中,所述输出模块200还用于当k=m时,输出所述待测数据的目标幅度,所述目标幅度是根据第k-1次迭代运算获取的第k横坐标x(k)和补偿因子确定的,所述补偿因子与所述第一次数阈值n具有预设映射关系。具体地,目标相位等于第k+1横坐标x(k+1)与补偿因子C的乘积。可以理解的是,由于第n次迭代运算后,横坐标的值不再发生变化,因此,需要根据第一次数阈值n对应的补偿因子进行补偿以获取准确的目标幅度。其中, 补偿因子可以以查找表的方式预先存储在存储电路中,并在需要时直接获取。
在其中一个实施例中,坐标旋转数字运算电路还包括初始化模块。初始化模块用于根据待测信号分别获取并输出第一横坐标和第一纵坐标,并输出所述预设初始相位。其中,所述待测信号以复数形式表达为所述待测数据,所述第一横坐标为所述待测数据的实部,所述第一纵坐标为所述待测数据的虚部。具体地,设待测数据P=x+j*y,j2=-1为虚数单位,|x|≤1,|y|≤1,则当x≥0时,初始相位phase(0)=0。当x<0时,可将x和y分别取反,并设置初始相位phase(0)=0.5。
图3为一实施例的坐标旋转数字运算电路的结构示意图之二,参考图3,在其中一个实施例中,所述迭代运算模块100还包括幅度比较单元140。其中,幅度比较单元140分别与所述横坐标运算单元110、所述纵坐标运算单元120、所述相位运算单元130连接。所述幅度比较单元140用于当k=n时,判断所述第k横坐标x(k)是否满足预设横坐标条件。当满足所述预设横坐标条件时,控制所述横坐标运算单元110、所述纵坐标运算单元120、所述相位运算单元130执行第k次迭代运算。
可以理解的是,在某些应用场景下,只有当待测数据的幅度大于一定预设幅度阈值时,通过坐标旋转数字运算电路获得目标相位和目标幅度才有意义。例如,在波峰系数削减(Crest Factor Reduction,CFR)的场景下,只有当信号的目标幅度大于预设幅度阈值时,才需要根据目标相位的正弦值和余弦值去加权预先设定的削峰窗函数,从而实现削峰功能。换句话说,当信号的目标幅度小于或等于预设幅度阈值时,不需要进行削峰,相应也不需要获取目标相位。因此,在这种小于或等于预设幅度阈值的情况下,就没有必要再进行后续的迭代运算了,从而可以大大降低运算过程中的坐标旋转数字运算电路的功耗。
一示例性地,预设横坐标条件可以为第n横坐标大于预设横坐标阈值。其中,预设横坐标阈值可以根据预设幅度阈值和补偿因子确定,从而间接判断待测数据的目标幅度是否大于预设幅度阈值。另一示例性地,预设横坐标条件可以为当前幅度大于预设幅度阈值,那么,可以根据第n横坐标和补偿因子获取当前幅度,并比较当前幅度和预设幅度阈值,从而直接判断待测数据的目标幅度是否大于预设幅度阈值。在本实施例中,通过上述方式,可以及时确定是否需要继续进行迭代运算,从而提高运算效率并降低功耗。可以理解的是,由于目标幅度与根据第n横坐标获取的当前幅度的数值相等,若通过幅度判断是否满足预设横坐标条件,则输出模块200在输出前无需再次获取目标幅度,而是可以直接将上述当前幅度进行输出,从而减少运算量。
在其中一个实施例中,所述幅度比较单元140还与所述输出模块200连接,所述幅度比较单元140还用于当不满足所述预设横坐标条件时,控制所述横坐标运算单元110、所述纵坐标运算单元120、所述相位运算单元130停止迭代运算,并控制所述输出模块200输出所述目标幅度。在本实施例中,通过及时停止迭代运算并输出目标幅度,可以无需进行后续的迭代运算,从而减少运算量。而且,通过输出目标幅度,也可以告知用户待测数据的实际情况,便于执行其他的处理和分析。
图4为一实施例的坐标旋转数字运算电路的结构示意图之三,参考图4,在其中一个实施例中,所述迭代运算模块100还包括正弦运算单元150和余弦运算单元160。正弦运算单元150与所述纵坐标运算单元120连接,用于根据第k-1次迭代运算获取的第k正弦值、第k余弦值和所述第k纵坐标y(k)获取第k+1正弦值。余弦运算单元160分别与所述纵坐标运算单元120、所述正弦运算单元150连接,用于根据所述第k正弦值、第k余弦值和第k纵坐标y(k)获取第k+1余弦值。其中,所述输出模块200还分别与所述正弦运算单元150、所述余弦运算单元160连接,用于当k=m时,输出所述待测数据的目标正弦值和/或目标余弦值,所述目标正弦值为所述第k正弦值,所述目标余弦值为所述第k余弦值。可以理解的是,在一些应用场景中,需要根据待测数据的目标正弦值和/或目标余弦值进行后续的处理。例如,可以根据目标正弦值和目标余弦值加权预先设定的削峰窗函数。在本实施例中,可以在获取横坐标、纵坐标和相位的同时,获取待测数据的目标正弦值和目标余弦值,相较于获取目标相位后,再根据目标相位获取目标正弦值和目标余弦值的方式,本实施例的方式可以进一步提高运算速度。
本申请实施例还提供了一种信号处理电路,包括削峰电路和如上述的坐标旋转数字运算电路。坐标旋转数字运算电路用于获取待测信号的目标幅度和目标相位。削峰电路与所述坐标旋转数字运算电路连接,用于当所述目标幅度大于预设幅度阈值时,获取具有所述预设幅度阈值和所述目标相位的削峰信号。
具体地,正交频分复用(Orthogonal Frequency Division Multiplexing,OFDM)是4G LTE和5G NR上下行普遍采用的波形,具有频谱利用率高、抗衰落能力强、抗码间干扰能力强的优点。但是,OFDM技术的一个缺点是时域信号的峰值平均功率比(Peak toAverage Power Ratio,PAPR)太高,即,峰值功率远大于平均功率。PAPR高的信号很容易使得射频功率放大器工作在非线性区,这样会降低功率放大器的工作效率,并且带来非线性的带外功率泄露,是移动通信系统发射机需要解决的一个关键问题。因此,本实施例采用波峰系数削减的方式,针对时域复数信号中幅度超过一定阈值的采样值,将其按照原来的相位削减到阈值以下,并做相应的时域平滑处理。例如,对信号如果A>预设幅度阈值TH,则信号会被削减为而在削减的过程中,可以通过上述实施例的坐标旋转数字运算电路获取待测信号的目标幅度和目标相位,从而提高信号处理电路的运算速度,并缩小信号处理电路的体积。
本申请实施例还提供了一种芯片,包括如上述的坐标旋转数字运算电路或如上述的信号处理电路。基于上述实施例的坐标旋转数字运算电路,本实施例的芯片可以具有较小的体积和较快的运算速度。其中,当包括信号处理电路时,芯片可以具有较快的信号处理速度。
本申请实施例还提供了一种坐标旋转数字运算电路方法,图5为一实施例的坐标旋转数字运算电路方法的流程图,参考图5,坐标旋转数字运算电路方法包括步骤502至步骤504。其中,k为当前的迭代次数,n为第一次数阈值,m为第二次数阈值。k、m和n均为正整数,且n<m。
步骤502,根据待测数据和预设初始相位进行多次迭代运算。
步骤504,当k=m时,输出所述第k相位phase(k)作为所述待测数据的目标相位。
其中,图6为一实施例的步骤502的子流程图,参考图6,步骤502中的一次所述迭代运算包括步骤5022至步骤5028。
步骤5022,当k<n时,根据第k-1次迭代运算获取的第k横坐标x(k)和所述第k纵坐标y(k)获取第k+1横坐标x(k+1)。
步骤5024,当k≥n时,根据所述第k横坐标x(k)获取第k+1横坐标x(k+1)。
步骤5026,根据所述第k横坐标x(k)和所述第k纵坐标y(k)获取第k+1纵坐标y(k+1)。
步骤5028,根据第k-1次迭代运算获取的第k相位phase(k)和所述第k纵坐标y(k)获取第k+1相位phase(k+1)。
在本实施例中,在获取第k+1横坐标x(k+1)时,相较于根据两个参数x(k)和y(k)共同运算的方式,当k≥n时,仅根据一个参数x(k)获取x(k+1),一方面需要获取的数据量更少,另一方面需要进行的运算过程也更加简单。因此,本实施中,由于简化了横坐标的运算过程,在多次迭代运算中,仅有前n次需要采用相关技术中的运算方式,而剩余的各次可以采用较为简单的运算方式,从而提高坐标旋转数字运算电路的运算速度。
在其中一个实施例中,所述根据待测数据和预设初始相位进行多次迭代运算前,还包括以下步骤:获取目标运算精度;根据预设校正数据和预设初始相位进行多次迭代运算,并分别计算各次迭代迭代运算获取的横坐标、纵坐标和相位对应的幅值和相位;确定具有所述目标运算精度的幅值对应的迭代次数为所述n,并确定具有所述目标运算精度的相位对应的迭代次数为所述m。
具体地,基于前述实施例中提供的运算电路,随着迭代次数k的增加,迭代变量横坐标x是单调递增的。但是,迭代变量横坐标y是在正负范围内不断波动的。因此,随着迭代次数k的增加和y的减小,横坐标x的迭代增量以双倍的速度在减小。这意味着,一方面,在相同的迭代次数下,幅度的输出精度要远高于相位的输出精度。另一方面,如果需要达到相同的输出精度,幅度所需的迭代次数大约只有相位所需的迭代次数的一半。与此同时,第二次数阈值m的取值取决于算法要求的输出精度,精度要求越高,第二次数阈值m的取值就越大。因此,在本实施例中,通过比较第一迭代增量和第二迭代增量,可以在根据输出精度确定第二次数阈值m后,相应确定较为恰当的迭代次数k,从而使幅度和相位具有相近的输出精度。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请实施例的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请实施例构思的前提下,还可以做出若干变形和改进,这些都属于本申请实施例的保护范围。因此,本申请实施例专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种坐标旋转数字运算电路,其特征在于,包括:
迭代运算模块,用于根据待测数据和预设初始相位进行多次迭代运算,所述迭代运算模块包括:
横坐标运算单元,用于当k<n时,根据第k-1次迭代运算获取的第k横坐标和所述第k纵坐标获取第k+1横坐标;当k≥n时,根据所述第k横坐标获取第k+1横坐标,其中,k为当前的迭代次数,n为第一次数阈值,m为第二次数阈值,k、m和n均为正整数,且n<m;
纵坐标运算单元,与所述横坐标运算单元连接,用于根据所述第k横坐标和所述第k纵坐标获取第k+1纵坐标;
相位运算单元,与所述纵坐标运算单元连接,用于根据第k-1次迭代运算获取的第k相位和所述第k纵坐标获取第k+1相位;
输出模块,与所述迭代运算模块连接,用于当k=m时,输出第k相位作为所述待测数据的目标相位。
2.根据权利要求1所述的坐标旋转数字运算电路,其特征在于,所述输出模块还用于当k=m时,输出所述待测数据的目标幅度,所述目标幅度是根据第k-1次迭代运算获取的第k横坐标和补偿因子确定的,所述补偿因子与所述第一次数阈值n具有预设映射关系。
3.根据权利要求1或2所述的坐标旋转数字运算电路,其特征在于,所述迭代运算模块还包括:
幅度比较单元,分别与所述横坐标运算单元、所述纵坐标运算单元、所述相位运算单元连接,所述幅度比较单元用于当k=n时,判断所述第k横坐标是否满足预设横坐标条件,当满足所述预设横坐标条件时,控制所述横坐标运算单元、所述纵坐标运算单元、所述相位运算单元执行第k次迭代运算。
4.根据权利要求3所述的坐标旋转数字运算电路,其特征在于,所述幅度比较单元还与所述输出模块连接,所述幅度比较单元还用于当不满足所述预设横坐标条件时,控制所述横坐标运算单元、所述纵坐标运算单元、所述相位运算单元停止迭代运算,并控制所述输出模块输出所述目标幅度。
5.根据权利要求1所述的坐标旋转数字运算电路,其特征在于,所述迭代运算模块还包括:
正弦运算单元,与所述纵坐标运算单元连接,用于根据第k-1次迭代运算获取的第k正弦值、第k余弦值和所述第k纵坐标获取第k+1正弦值;
余弦运算单元,分别与所述纵坐标运算单元、所述正弦运算单元连接,用于根据所述第k正弦值、第k余弦值和第k纵坐标获取第k+1余弦值;
其中,所述输出模块还分别与所述正弦运算单元、所述余弦运算单元连接,用于当k=m时,输出所述待测数据的目标正弦值和/或目标余弦值,所述目标正弦值为所述第k正弦值,所述目标余弦值为所述第k余弦值。
6.根据权利要求1所述的坐标旋转数字运算电路,其特征在于,还包括:
初始化模块,用于根据待测信号分别获取并输出第一横坐标和第一纵坐标;并输出所述预设初始相位;
其中,所述待测信号以复数形式表达为所述待测数据,所述第一横坐标为所述待测数据的实部,所述第一纵坐标为所述待测数据的虚部。
7.一种信号处理电路,其特征在于,包括:
如权利要求2至6任一项所述的坐标旋转数字运算电路,用于获取待测信号的目标幅度和目标相位;
削峰电路,与所述坐标旋转数字运算电路连接,用于当所述目标幅度大于预设幅度阈值时,获取具有所述预设幅度阈值和所述目标相位的削峰信号。
8.一种芯片,其特征在于,包括如权利要求1至6任一项所述的坐标旋转数字运算电路或如权利要求7所述的信号处理电路。
9.一种坐标旋转数字运算电路方法,其特征在于,包括:
根据待测数据和预设初始相位进行多次迭代运算;
当k=m时,输出所述第k相位作为所述待测数据的目标相位,k为当前的迭代次数;
其中,一次所述迭代运算包括:
当k<n时,根据第k-1次迭代运算获取的第k横坐标和所述第k纵坐标获取第k+1横坐标;当k≥n时,根据所述第k横坐标获取第k+1横坐标,其中,n为第一次数阈值;根据所述第k横坐标和所述第k纵坐标获取第k+1纵坐标;根据第k-1次迭代运算获取的第k相位和所述第k纵坐标获取第k+1相位,k、m和n均为正整数,且n<m。
10.根据权利要求9所述的坐标旋转数字运算电路方法,其特征在于,所述根据待测数据和预设初始相位进行多次迭代运算前,还包括:
获取目标运算精度;
根据预设校正数据和预设初始相位进行多次迭代运算,并分别计算各次迭代迭代运算获取的横坐标、纵坐标和相位对应的幅值和相位;
确定具有所述目标运算精度的幅值对应的迭代次数为所述n,并确定具有所述目标运算精度的相位对应的迭代次数为所述m。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210782696.2A CN115167814A (zh) | 2022-07-05 | 2022-07-05 | 坐标旋转数字运算电路及其方法、信号处理电路和芯片 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210782696.2A CN115167814A (zh) | 2022-07-05 | 2022-07-05 | 坐标旋转数字运算电路及其方法、信号处理电路和芯片 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115167814A true CN115167814A (zh) | 2022-10-11 |
Family
ID=83491885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210782696.2A Pending CN115167814A (zh) | 2022-07-05 | 2022-07-05 | 坐标旋转数字运算电路及其方法、信号处理电路和芯片 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115167814A (zh) |
-
2022
- 2022-07-05 CN CN202210782696.2A patent/CN115167814A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105743834B (zh) | 降低ofdm信号的峰均功率比 | |
JP4685860B2 (ja) | マルチキャリア変調システムにおける改善 | |
EP0855657B1 (en) | Fast fourier transforming apparatus and method | |
CN107479856B (zh) | 反正切函数数据结构及建立方法、函数值获取方法和装置 | |
KR20020021079A (ko) | 디지털 값 처리기 | |
CN111713081B (zh) | Ofdm信号和噪声估计 | |
CN101325575B (zh) | 一种正交频分复用系统中帧同步的实现方法 | |
US20090067518A1 (en) | Interpolation Method and a Related Device for Channel Estimation in Communication Systems | |
TWI478544B (zh) | 非因果正交分頻多工錐形尖峰抑制 | |
CN104144140A (zh) | 一种正交频分复用系统中降低峰均比的方法及接入装置 | |
KR100598075B1 (ko) | Ifft/fft 프로세서에 있어서 룩업테이블을 이용한데이터변환 방법 | |
CN102238114A (zh) | 有效信噪比确定方法和装置 | |
CN115167814A (zh) | 坐标旋转数字运算电路及其方法、信号处理电路和芯片 | |
KR101183658B1 (ko) | 이산 퓨리에 변환의 고속 처리 장치 및 방법 | |
CN108833043B (zh) | 基于Polar法改进的AWGN信道实现方法及装置 | |
Hill et al. | Comparison of low complexity clipping algorithms for OFDM | |
CN111198673A (zh) | 字长调整方法、装置、设备及存储介质 | |
US8572149B2 (en) | Apparatus and methods for dynamic data-based scaling of data such as staged fast fourier transform (FFT) while enhancing performance | |
KR100499111B1 (ko) | 급수전개함수의 근사화 방법 및 그 시스템 | |
Nieto et al. | Finite precision analysis of FPGA-based architecture for FBMC transmultiplexers in broadband PLC | |
Allan et al. | A low complexity cyclostationary detector for OFDM signals | |
CN107291658B (zh) | 一种数据信号的处理方法及装置 | |
CN115174338B (zh) | 频率偏差确定方法、装置、存储介质及电子设备 | |
KR20130070321A (ko) | 이산 푸리에변환 장치 및 방법 | |
US20240163153A1 (en) | Crest factor reduction (cfr) pulse cancellation (pc) with configurable bandwidth and center frequency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |