JP6660341B2 - データを処理する回路及び方法 - Google Patents

Description

本発明の概念は、データを処理するための回路及び方法に関する。

信号処理では、複素数値入力又は同相／直交（Ｉ／Ｑ）データの位相及び／又は振幅を推定する必要がしばしばある。デジタル処理回路におけるデータスループットが増加するにつれて、より速くより多くのエネルギー効率の高い推定が必要である。

従来技術では、振幅は、例えば、次式の近似によって推定することができる。

ただし、近似値は常にハードウェア効率的かつ／又は正確で望ましいとは限らない。

従来技術のハードウェアは、ＣＯＲＤＩＣアルゴリズム（座標回転デジタルコンピュータ）のハードウェアを実装することで複素数入力又はＩ／Ｑデータの位相を推定する。しかしながら、ＣＯＲＤＩＣアルゴリズムの反復的性質は複数の反復に変換され、十分な精度で位相情報を計算する必要があることが多い。このことは、信号処理の遅延を招く可能性がある。

別の従来技術は、入力の対応する位相を読み取るために、ルックアップテーブル（ＬＵＴ）（すなわち、ＲＯＭ、読み取り専用メモリ）を使用する必要があるが、このことは、ＬＵＴのエントリ数が指数関数的に増加するために、入力ビット数が増加している場合にはこれは実用的ではなくなる。

別の従来技術は、（ｘ，ｙ）入力の位相を計算するために、以下の近似を用いることである。

しかしながら、計算上のコストは比較的高く、乗算演算、二乗演算、加算及び除算の回数を必要とする。

本発明の概念の目的は、デジタル信号の位相及び／又は振幅を推定することができる回路を提供することである。

前記の目的は比較的簡単な回路設計によって実現される。

本発明の第１の態様によれば、第１の構成要素と第２の構成要素とを含むデータを処理するための回路が提供される。前記回路は、第１の構成要素の絶対値と第２の構成要素の絶対値とを計算し、第１の処理段の第１の出力において、第１の構成要素の絶対値と第２の構成要素の絶対値の最大値（以下、ｍｘという）を出力し、第１の処理段の第２の出力において、第１の構成要素の絶対値と第２の構成要素の絶対値の最小値（以下、ｍｎという）を出力するように構成された第１の処理段を備える。前記回路は、最大値（ｍｘ）が最小値の４倍（４＊ｍｎ）よりも大きいことに応答して、最大値（ｍｘ）に対応する値を出力し、最大値（ｍｘ）が最小値の４倍（４＊ｍｎ）よりも小さいことに応答して、最大値の７倍と最小値の４倍の和に対応する値（７＊ｍｘ＋４＊ｍｎ）を出力するように構成された第２の処理段をさらに備える。第２の処理段によって出力される値は、以後、ｍｇと示され、それに応じて、ｍｘ又は（７＊ｍｘ＋４＊ｍｎ）のいずれかに対応する。

第１の処理段は、入力の位相をオクタントに変換することを可能にし、特に第１のオクタント（八分円）は単位円の０°〜４５°の範囲に対応する。従って、第１の処理段によって受信されたデータは、区間［０°，３６０°］に位相を有するベクトルに対応する一方、第１の処理段の出力（ｍｘ，ｍｎ）は、区間［０°，４５°］に位相を有するベクトルに対応する。

第２の処理段の機能は、議論の範囲を［０°，４５°］から約［−１５°，１５°］までさらに減少させることが次式により第１の処理段から出力された（ｍｘ，ｍｎ）の「条件付き回転」によって達成されるというという洞察に基づいている。

ここで、回転の条件は、（ｍｘ，ｍｎ）出力の位相が

を超えるときである。回転の条件と回転角度は、それらが、４＊ｍｎとｍｘとの比較によって、並びに、２の累乗による比較的少数の加算及び乗算によって、実装されるという洞察に基づいて意図的な選択である。ここで、前記２の累乗は２進数の単純なビットシフトに対応する（２^２＝４及び２^３−１＝７を考慮する）。従って、このような条件付き回転は、例えば加算器、乗算器、及びスイッチなどの基本的な構成ブロックを使用したデジタル回路の効率的な実装に対してそれ自身役にたつ。

本発明の回路は、前記縮小された範囲の位相を有するベクトルの最大構成要素の値に対応する出力ｍｇを提供することにより前記の洞察を利用する。

出力ｍｇは、振幅推定器段に出力され、デジタル信号の振幅を推定するために使用される。

出力は、追加的又は代替的に、位相推定器段に出力され、デジタル信号の位相を推定するための基礎として使用されてもよい。２つの処理段によって達成される比較的小さい減少した位相範囲のために、出力ｍｇは、位相推定のための有用な基礎を形成し得る。

「第１の構成要素と第２の構成要素を含むデータ」はここで、第１の構成要素値及び第２の構成要素値を含むことを意味する。前記データは、回路の入力データを形成する。第１及び第２の構成要素は、一般に、直交座標系を表し、すなわち（ｘ，ｙ）の形で表す。従って、第１及び第２の構成要素は、直交座標系（すなわち、２次元デカルト座標系）において、（基準点を形成する原点を有する）ベクトルの座標を表すことができる。第１及び第２の構成要素値はまた複素数を表し、ここで、第１の構成要素は実数値構成要素に対応し、第２の構成要素は虚数値構成要素に対応する。第１の構成要素は、同相構成要素（Ｉ構成要素）であってもよく、第２の構成要素は、直交構成要素（Ｑ構成要素）であってもよい。入力データはＩ／Ｑデータ、より具体的にはＩ／Ｑデータサンプルと呼ばれることがある。

任意の直交座標は、等価的に振幅（すなわち、原点からの距離）及び引数又は位相角により極座標で表されてもよい。従って、以下では、「振幅」という用語は、直交座標系における点の振幅を示すために使用される。本明細書では、「位相」という用語は、直交座標系における点の引数又は位相角を指すために使用される。

「回路」とは、入力データを処理し、本発明の回路の様々な段の機能を実現することができる任意の電子処理回路であることをここでは意味する。回路は、デジタル論理回路であってもよい。この回路は、チップセットなどの集積回路に実装することができる。回路は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）に実装することもできる。

（第１／第２の）処理段とは、ここでは回路を意味し、すなわち、回路の回路部分は、処理段の上述の動作を実行するように構成される。

「基準に合致する１つ以上の値に応答して」、動作を実行するように構成された回路／機能／要素（例えば、値を出力する）によって、ここでは、回路／機能／要素が条件に対して動作を実行するように構成されることを意味し、もしくは１つ又は複数の値が基準を満たす場合に使用される。

評価基準が満たされるか否かの評価は、当該基準が満たされるときに真と評価し、基準が満たされた場合はそれを偽と評価するテストによって実施することができる。例えば、最大値が最小値を４倍したか否かは、次のいずれかをテストすることによって評価することができる。：
ｍｘ＞４ｍｎが真と評価されるか？
ｍｘ＜４ｍｎが偽と評価されるか？
ｍｘ／ｍｎ＜４は偽と評価されるか？
４ｍｎ−ｍｘ＞０は偽と評価されるか？

「条件付き回転」を行うか否かは、ｍｘが４倍に等しいことに応答して、ｍｎは任意である。従って、第２の処理段は、ｍｘが４＊ｍｎよりも大きいことに応答して、ｍｘに対応する値を出力し、ｍｘが４＊ｍｎ又は４＊ｍｎに等しいことに応答して（ｍｘが４＊ｍｎ以下であることに対応する）７＊ｍｘ＋４＊ｍｎに対応する値を出力するように構成されてもよい。逆に、第２の処理段は、ｍｘが４＊ｍｎより大きいか又は４＊ｍｎに等しいことに応答して、ｍｘに対応する値を出力し、ｍｘが４＊ｍｎより小さいと応答して、７＊ｍｘ＋４＊ｍｎに対応する値を出力するように構成されてもよい。

この文脈では、「値」の出力はその値を表す信号の出力として出力することと解釈されるべきである。出力信号は、データとして符号化された値によって値を表すことができる。出力信号は好ましくはデジタル信号である。値の二値（バイナリ）表現は、デジタル信号で符号化されてもよい。二値表現が好ましいが（デジタル回路における効率的かつ直接的な実現を可能にするため）、本発明の概念は特定の数値システムに限定されない。

「最大値（ｍｘ）に対応する値（ｍｇ）」はここでは、最大値（ｍｘ）に正比例する値（ｍｇ）を意味する。つまり、値（ｍｇ）は係数と最大値（ｍｘ）の積に等しくなる。係数の値は、回路の特定の実装に依存して変化し、好ましくは整数であり、さらに好ましくは２のべき乗である。

「最大値（ｍｘ）の７倍と最小値（ｍｎ）の４倍の和に対応する値（ｍｇ）」はここでは、和に正比例する値（ｍｇ）を意味する。つまり、値（ｍｇ）は係数と合計の積に等しくなる。係数の値は回路の特定の実装に依存して変わる可能性があり、好ましくは整数であり、より好ましくは２のべき乗である。

同様に、以下では、別の値又は量に「対応する」値へのさらなる参照は、他の値又は量に正比例する値として解釈されるべきである。

一実施形態によれば、第２の処理段は、第１の出力及び第２の出力を含み、ここで、第２の処理段（１２０）は、
最大値が最小値の４倍を上回ること（ｍｘ＞４＊ｍｎ）に応答して、最大値ｍｘに対応する（第１の）値（以下、ｍｇという）を第１の出力に出力し、最小値ｍｎに対応する（第２の）値（以下、ｐｐという）を第２の出力に出力するように構成され、
最大値が最小値の４倍よりも小さいこと（ｍｘ＜４＊ｍｎ）に応答して、第１の出力において、最大値の７倍と最小値の４倍との和（７＊ｍｘ＋４＊ｍｎ）に対応する（第１の）値（以下、ｍｇという）を出力し、第２の出力において、最小値の７倍と最大値の４倍との間の差（７＊ｍｎ−４＊ｍｘ）に対応する（第２の）値（以下、ｍｇという）を出力するように構成される。

この実施形態は、条件付き回転（ｍｘ，ｍｎ）入力の両方の構成要素／座標を表す値を提供することができる第２の処理段を提供する。これにより、より正確な位相及び／又は振幅の推定が可能になる。

一実施形態によれば、前記回路はさらに、第２の処理段（１２０）の第１の出力における（第１の）値ｍｇと、第２の処理段の第２の出力で出力される（第２の）値とに基づいて、複数の所定の位相値から選択された位相値を出力するマッピング段を備える。

ここでの位相値は、第２の処理段の第１及び第２の出力の２つの値出力（ｍｇ，ｐｐ）の位相を指す。

複数の所定の位相値から位相値を選択することにより、複雑な回路又は浮動小数点演算に頼ることなく位相値を推定することができる。２つの処理段によって達成される比較的小さい減少した位相範囲のために、限定された数の所定の位相値を使用して、位相値推定の比較的高い分解能を達成することができる。

前記位相値は、第２の処理段の第１の出力と第２の出力との間の出力値の間にある、１つ又は複数の１組の比較の評価に基づいて、複数の所定の位相値から選択されてもよい。

複数の所定の位相値は、ルックアップテーブル（ＬＵＴ）又は回路のメモリに格納してもよい。

前記マッピング段はさらに、第２の処理段の第１の出力における（第１の）値の出力と、第２の処理段の第２の出力で出力された（第２の）値の絶対値と４との積との間の差に対応する第１の比較値（以下、ｇという）を計算し、前記第２の処理段の第２の出力で出力された値の絶対値に対応する第２の比較値（以下、ａｐという）を計算するように構成され、
前記マッピング段（１５０）は、第１の比較値ｇと第２の比較値ａｐとの間の１組の比較の評価に基づいて、前記位相値を選択するように構成される。

比較値ｇ及びｐは、複数の所定の位相値から選択することによって位相値を推定するための適切な基礎を形成する。１組の比較は、ｇとａｐとの間の比較を含み、ここで、各比較において、ｇ又はｐのいずれかに２の累乗が乗算される。

特に、比較の組は、少なくとも部分集合を含み、好ましくは、以下の比較の全てを含んでもよい。

３２ａｐ≧ｇ，１６ａｐ≧ｇ，８ａｐ≧ｇ，４ａｐ≧ｇ，２ａｐ≧ｇ，ａｐ≧ｇ，ａｐ≧２ｇ，ｇ≦０

前記回路はさらに、第１の構成要素及び第２の構成要素を含む入力データの位相の推定値を表す位相推定値を出力するように構成された位相推定器段を備え、前記位相推定値は、マッピング段によって出力された位相値と、データのオクタントを示す情報と、最大値が最小値の４倍を超えているか否かを示す情報に基づいている。

このようにして、デジタル信号の位相は、第１及び第２の処理段のそれぞれで利用可能な値に関連する情報に基づいて推定してもよい。ｍｘ＞４＊ｍｎか否かを示す情報に関する評価値に基づくことは、位相推定において条件回転の影響を考慮に入れてもよい。

前記第１の処理段は、データのオクタント（すなわち、第１の構成要素及び第２の構成要素によって表される点が位置するオクタント）を判定（決定）し、その判定結果に関する情報を出力するように構成してもよい。判定の結果に関する情報（例えば、オクタントを識別する値）を位相推定器段に供給し、位相推定器段の基礎として使用してもよい。

前記第２の処理段は、最大値ｍｘが最小値ｍｎの４倍を超えているか否かを判定し、その判定結果に関する情報を出力してもよい。判定結果の表示（例えば、真又は偽の指示）を位相推定器段に供給し、位相推定器段の基礎として使用してもよい。

一実施形態によれば、前記第２の処理段は、
前記第１の処理段の第１の出力に接続された第１の入力を有する第１の計算回路を含み、
前記第１の計算回路は、第１の入力で受信された値ｍｘを８＊ｋで乗算し、前記第２の処理段の第１の出力において、前記乗算された値８＊ｋと、前記第１の計算回路の第２の入力で受信された値との和ｍｇを出力するように構成され、
前記第２の処理段は、
前記第１の処理段の第２の出力に接続された第１の入力と、前記第１の処理段の第１の出力に接続された第２の入力とを有する第２の計算回路を含み、
前記第２の計算回路は、第１の入力で受信された値を４＊ｋで乗算し、前記第１の計算回路の第２の入力に、ｍｘが４＊ｍｎより小さい場合に応答して、前記乗算された値と、値ｍｘ又は値ｍｘのｋ倍との間の差を出力するように構成される。

ｍｘ＞４＊ｍｎに応答して、第１の計算回路の第２の入力に対して、値を出力しないか、もしくはゼロの値を出力してもよい。

前記において、ｋは任意の整数の乗数でよい。倍数（すなわち、乗数ｋの値）は第１及び第２の計算回路において同じであることが有利である。従って、第２の処理段の第１の出力における値ｍｇ出力は次式によって与えられてもよい。

ｍｘ＞４＊ｍｎが真であるとき、ｍｇ＝８＊ｋ＊ｍｘ；
ｍｘ＜４＊ｍｎが真であるとき、ｍｇ＝ｋ＊（７＊ｍｘ＋４ｍｎ）。

前記の議論に沿って、ｍｘがｍｎの４倍に等しいことに応答して、「条件付き回転」を行うか否かを判定することは任意（オプション）である。

前記第２の処理段はさらに、
前記第１の処理段の第２の出力に接続された第１の入力を有する第３の計算回路を備え、
前記第３の計算回路は、第３の計算回路の第１の入力において受信された値を８＊ｉで乗算し、前記第２の処理段の第２の出力において、前記乗算された値と、前記第３の計算回路の第２の入力に受信された値との間の差ｐｐを出力するように構成され、
前記第２の処理段はさらに、
前記第１の処理段の第１の出力に接続された第１の入力と、前記第１の処理段の第２の出力に接続された第２の入力とを有する第４の計算回路を備え、
前記第４の計算回路は、前記第２の計算回路の第１の入力で受信された値を４＊ｉで乗算し、前記第３の計算回路の第２の入力に、ｍｘが４＊ｍｎより小さい場合に応答して、前記乗算された値と、前記第４の計算回路の第２の入力で受信された値の和又はその値のｉ倍との和を出力するように構成される。

ｍｘ＞４＊ｍｎに応答して、第３の計算回路の第２の入力に値を出力しない、もしくはゼロ値が出力してもよい。

前記において、ｉは任意の整数の乗数である。倍数（すなわち、乗数ｉの値）は第３及び第４の計算回路において同じであることが有利である。従って、第２の処理段の第１の出力における値ｍｇ及びｐｐは次式で与えられる。

ｍｘ＞４＊ｍｎが真のとき、ｍｇ＝８＊ｋ＊ｍｘ、かつｐｐ＝８＊ｉ＊ｍｎ。
ｍｘ＜４＊ｍｎが真のとき、ｍｇ＝ｋ＊（７＊ｍｘ＋４ｍｎ）、かつ
ｐｐ＝ｉ＊（７＊ｍｎ−４＊ｍｘ）。

前記の議論に沿って、ｍｘがｍｍの４倍に等しいことに応答して「条件付き回転」を行うか否かを判定することは任意（オプション）である。

好ましくは、第１、第２、第３及び第４の計算回路における倍数は等しく（すなわち、ｉ＝ｋ）、さらに好ましくは１に等しい。

第１及び第２の計算回路並びに（オプションとして）第３及び第４の計算回路によって第２の処理段の機能を実現することは、複数の乗算器と複数の加算器の組み合わせを使用して、複雑さの低減された回路設計を可能にし（このことは、ビットシフタとして動作することができる）、このことは基本的で効率的な構成ブロックである。従って、電力効率が良く、比較的高速な回路を実現することができる。

第１の計算回路は、第１の計算回路の第１の入力で受信された値を８＊ｋで乗算するように構成された第１の乗算器と、第１の加算器とを含むように構成されてもよい。

第２の計算回路は、第２の計算回路の第１の入力で受信された値を４＊ｋで乗算するように構成された第２の乗算器と、前記乗算された値と、第２の計算回路の第２の入力で受信された値又はその値の又はｋ倍の値との差を計算する第２の加算器とを含むように構成されてもよい。

第１の加算器は、第１の乗算器の出力に接続された第１の入力と、第２の加算器の出力にスイッチ可能に接続された第２の入力とを有してもよい。

第３の計算回路は、第３の計算回路の第１の入力で受信された値に８＊ｉを乗算するように構成された第３の乗算器と、前記差を計算するように構成された第３の加算器とを含むように構成されてもよい。

第４の計算回路は、第４の計算回路の第１の入力で受信された前記値を４＊ｉで乗算するように構成された第４の乗算器と、前記乗算された値と、第４の計算回路の第２の入力で受信された前記値又はその値のｉ倍の値との和を計算するように構成された第４の加算器とを含んでもよい。

第３の加算器は、第３の乗算器の出力に接続された第１の入力と、第４の加算器の出力とにスイッチ可能に接続された第２の入力とを含んでもよい。

「和を計算するように構成された加算器」はここでは、その入力で受信された複数の値の和に等しい値を出力することができる任意の回路を意味する。加算器は、好ましくは、デジタル論理回路に実装されたバイナリ加算器であってもよい。

「差を計算するように構成された加算器」はここでは、２つのそれぞれの入力で受信される２つの値の間の差に等しい値を出力することができる任意の回路であることを意味する。そのような加算器（減算器とも呼ばれる）は、非反転入力及び反転入力を含むことができる（すなわち、入力の符号をフリップする意味で反転する）。しかし、そのような加算器には、別のインバータと組み合わせた２つの非反転入力を有する加算器も含まれ（すなわち、入力の符号を反転させる）、ここで、別のインバータは、加算器の出力が、前記インバータへの入力される値と、加算器の非反転入力の他方に入力された値とを加算するように、加算器の非反転入力の一方に接続される。いずれにしても、加算器は、好ましくは、デジタル論理回路に実装されたバイナリ加算器であってもよい。

「乗算器」とはここでは、その入力で受信される複数の値の積に等しい値を出力することができる任意の回路を意味する。乗算器は、好ましくは、デジタル論理回路に実装されたバイナリ乗算器であってもよい。

一実施形態によれば、前記回路はさらに、前記データの振幅の推定値を表す振幅推定値を出力するように構成された振幅推定器段を備え、前記振幅の推定値は、前記第２の処理段の第１の出力によって出力された値に基づいている。

前記振幅推定器段はさらに、
前記第２の処理段の第２の出力で出力される値ｐｐの絶対値ａｐと、
最大値ｍｘが最小値ｍｎの４倍を超えるか否かを示す情報と、
前記第２の処理段の第１の出力で出力された値ｍｇと、前記絶対値ａｐと４の積との間の差に対応する第１の比較値ｇとのうちの少なくとも１つと、
前記絶対値ａｐに対応する第２の比較値と
に基づいて前記振幅の評価値を計算するように構成される。

これらの追加項目のそれぞれは、振幅の評価値に精度を追加する。

前記第２の処理段は、ｍｘ＞４＊ｍｎか否かを判定して、その判定結果に関する情報を出力する。判定結果の表示（例えば真又は偽の表示）は振幅推定器段に供給され、位相推定の基礎として使用されてもよい。

第１及び第２の比較値ｇ及びａｐは、上述したようにｇ及びａｐを計算するように構成されたマッピング段から受信することができる。

本発明の第２の態様によれば、処理回路によって第１の構成要素及び第２の構成要素を含む入力データを処理する方法が提供され、前記方法は、
第１の処理段によって、第１の構成要素の絶対値と第２の構成要素の絶対値との最大値と、第１の構成要素の絶対値と第２の構成要素の絶対値との最小値とを出力することと、
第２の処理段によって、最大値が最小値の４倍より小さい場合に応答して、最大値の７倍と最小値の４倍との和に対応する出力値を出力することとを含む。

前記方法の態様は、第１の処理段からの出力の条件付き回転を提供し、それによって位相範囲を約［−１５°，１５°］に減少させることができる点で、前の態様と同じ又は対応する利点を一般に提示することができる。

前記方法はさらに、前記第２の処理段によって、最大値の７倍と最小値の４倍との和に対応する第１の出力値と、最大値が最小値の４倍よりも小さいことに応答して、最小値の７倍と最大値の４倍との差に対応する第２の出力値とを出力することと、第１の出力値を計算することを含む。

前記方法はさらに、前記第２の処理段によって、最大値が４を超える最小値よりも大きいことに応答して、前記最大値に対応する出力値を出力することを含む。

前記方法はさらに、前記第２の処理段によって、最大値が４を超える最小値よりも大きいことに応答して、最大値に対応する第１の出力値と、最小値に対応する第２の出力値とを出力することを含む。

前記方法はさらに、前記第２の処理段の（第１の）出力値に基づいて、入力データの振幅を評価することを含む。

前記方法は、マッピング段によって、前記第１の出力値と前記第２の出力値とに基づいて、複数の所定の位相値から位相値を選択して位相値を計算することを含む。

前記方法はさらに、位相推定器段によって、
入力データの位相の推定値を表しかつマッピング段によって出力された位相値に基づいている位相推定値と、
データのオクタントを示す情報と、
最大値が最小値を４倍であるか否かを示す情報を評価することを含む。

第１の態様に関連して論じられるさらなる議論及び詳細は、方法の態様にも適用可能であり、従ってここでは繰り返さない。

本発明の概念の前記の目的、追加の目的、特徴及び利点は、添付の図面を参照して、本発明の概念の好ましい実施形態の以下の例示的及び非限定的な詳細な説明によって、よりよく理解されるであろう。図面では、特に断らない限り同様の要素には同様の参照番号が使用される。

デジタル信号処理のための回路を概略的に示す。 第１の処理段のインプリメンテーションを示す。 第２の処理段の実装を示す。 マッピング段及び振幅推定器の実装を示す。 位相推定器の実装を示す。 マッピング段によって使用される位相値と比較値との間の対応を示す図である。 第２の処理段の実装を示す。

以下、図面を参照しながら、本発明の実施形態について詳細に説明する。

図１は、デジタル信号に符号化されたデータを処理するための回路１００を示し、このデータは、第１の構成要素及び第２の構成要素を含む。以下では、第１の構成要素は同相構成要素Ｉと呼ばれ、第２の構成要素は直交構成要素Ｑと称される。回路１００の上に示された図は、信号処理チェーンの異なる段での出力の最大値（実線で示される）を示す引数又は位相範囲を図式的に図示する。

回路１００は、任意のシステム、デバイス又は装置であって、ここで、デジタル信号の位相及び／又は振幅が推定されるべきである。回路１００は、受信信号を処理するための無線通信装置に有利に使用することができる。無線通信では、高速かつ電力効率の良いフェーズと振幅の推定は重要な側面である。回路１００は、例えば、無線受信機の信号処理チェーンにおけるアナログ−デジタル変換段の後段で行われる。

回路１００は、第１の処理段１１０を含む。Ｉ構成要素及びＱ構成要素は、第１の処理段１１０のそれぞれの入力で受信される。図１の一番左の図に示すように、第１の処理段１１０の入力（Ｉ，Ｑ）の位相は０°〜３６０°の範囲の任意の値とすることができる。第１の処理段１１０は、Ｉ構成要素の絶対値及びＱ構成要素の絶対値を計算するように構成される。第１の処理段１１０は、第１の出力において、最大値ｍｘ＝ｍａｘ（｜Ｉ｜，｜Ｑ｜）を出力し、第２の出力において、最小値ｍｎ＝ｍｉｎ（｜Ｉ｜，｜Ｑ｜）を出力する。

回路１００は、第２の処理段１２０を含む。第２の処理段１２０は、第１の処理段１１０のｍｘ出力及びｍｎ出力を受信する。左から２番目の図に示すように、第２の処理段１２０の入力（ｍｘ、ｍｎ）の位相は、０°〜４５°の範囲内の任意の値とすることができる。

第２の処理段１２０は、上述のように入力（ｍｘ、ｍｎ）の「条件付き回転」を実行するように構成される。従って、第２の処理段１２０は、以下のデータを出力する。

ｍｘ＞４＊ｍｎが真であることに応答して、ｍｇ＝８ｍｘ、かつｐｐ＝８ｍｎ。
ｍｘ＞４＊ｍｎが偽であることに応答して、ｍｇ＝７ｍｘ＋４ｍｎ、かつ
ｐｐ＝７ｍｎ−４ｍｘ。

第２の処理段１２０の出力の出力（ｍｇ，ｐｐ）の位相は、およそ−１５°〜１５°の範囲内の任意の値とすることができる。

回路１００は、Ｉ／Ｑデータの振幅の推定値を表す振幅推定値ｍａｇを出力するように構成される振幅推定器段１４０をさらに備えてもよい。振幅推定値ｍａｇは、第２の処理段１２０の出力ｍｇに基づくことができる。値ｍａｇは、回路１００の出力として、信号処理チェーンの後続の段に供給されてもよい。以下にさらに説明するように、振幅推定器段１４０は、振幅推定の精度を改善するために使用される、マッピング段１５０からの出力をさらに受信することができる。

回路１００はさらに、位相マッピング段又はより短いマッピング段１５０を含むことができる。マッピング段１５０は、複数の所定の位相値から選択された位相値ｐｈ１５を出力するように構成される。この選択は、第２の処理段１２０の出力（ｍｇ，ｐｐ）に基づいている。マッピングは、図１の右端の図によって概略的に示される。

回路１００は、Ｉ／Ｑ信号の位相の推定値を表す位相推定値ｐｈを出力するように構成された位相推定器段１６０を含む。位相推定値ｐｈは、マッピング段１５０の出力ｐｈ１５と、Ｉ／Ｑデータ及び情報の８分の１を示す情報と、ｍｘ＞４ｍｎが真か偽かを示す情報とに基づいてもよい。値ｐｈは、回路１００の出力として、信号処理チェーンの後段に供給されてもよい。Ｉ／Ｑデータのオクタントを示す情報は、第１の処理段１１０の出力ｏｃｔにより提供されてもよい。ｍｘ＞４ｍｎが真か偽かを示す情報は、第２の処理段１２０の出力ＳＲによって提供されてもよい。

図２は、第１の処理段１１０の実施例を示す。第１の処理段１１０は、Ｉ構成要素を受け取るための第１の入力１１２ａと、Ｑ構成要素を受信するための第２の入力１１２ｂとを含む。

第１の処理段１１０は、第１の絶対値ユニット１１４を含む。第１の絶対値ユニット１１４は、ａｉ＝｜Ｉ｜を計算して出力する。第１の処理段１１０は、第２の絶対値ユニット１１５を含む。第２の絶対値ユニット１１５は、ａｑ＝｜Ｑ｜を計算して出力する。

第１の処理段１１０は、入力ａｉ及びａｑを比較し、ａｉ＜ａｑに応答して値ｄ４５＝１を出力し、そうでなければｄ４５＝０を出力するように構成された比較器１１６を含む。

第１の処理段１１０は、スイッチング回路１１７を含む。スイッチング回路１１７は、値ｄ４５を入力として受信し、ｄ４５が真であることに応答して、ａｉを第１の処理段１１０の第１の出力１１８ａにルーティングし、ａｑを第１の処理段１１０の第２の出力１１８ｂにルーティングする一方、そうでないときは、ａｑを第１の出力１１８ａにルーティングし、ａｉを第２の出力１１８ｂにルーティングするように構成される。第１の出力１１８ａによって出力される値はｍｘで示され、第２の出力１１８ｂによって出力される値はｍｎで示される。

第１の処理段１１０は符号検出器を含み、各符号検出器は図２では２本の線を結ぶ白丸で示される。符号検出器は、符号ビット（最上位ビット（ＭＳＢ））を接続線に出力することができる。以下では、値は符号付きの数値で表されるものとし、ここで、値が負のとき符号ビットは１（真）であり、そうでない場合は０（偽）である。従って、ｏｃｔと表される３ビット出力が、Ｉ及びＱ入力の符号ビットに基づいて、ｄ４５出力と一緒に形成される。従って、出力ｏｃｔはＩ／Ｑ信号のオクタントを示す。出力ｍｘ及びｍｎは、効果的に選択されたオクタント内の情報を伝達する。

図３は、第２の処理段１２０の実施例を示す。第２の処理段１２０は、第１の処理段１１０の第１の出力１１８ａに接続された第１の入力１２２ａと、第１の処理段１１０の第２の出力１１８ｂに接続された第２の入力１２２ｂとを含む。

第２の処理段１２０は、第１の乗算器１２４及び第１の加算器１２５を、第１の計算回路ともに含む。第２の処理段１２０は、第２の乗算器１２６と、第２の加算器１２７と、スイッチング回路１３２とを、第２の計算回路ともに含む。第２の処理段１２０は、第３の乗算器１２８及び第３の加算器１２９を、第３の計算回路ともに含む。第２の処理段１２０は、第４の乗算器１３０及び第４の加算器１３１を含み、ここで、スイッチング回路１３２と共に第４の計算回路を形成する。

スイッチング回路１３２は、第２の加算器１２７の出力が０以上であることに応答して、第２の加算器１２７の出力を第１の加算器１２５の入力に結合し、かつ、第４の加算器１３１の出力を第３の加算器１２９の反転入力に結合するように構成される。図３に示すように、第２の加算器１２７の出力に符号検出器を設けてもよい。第２の加算器１２７の出力がゼロ以上である場合、符号検出器の出力ｓｗは０になり、それ以外は１である。スイッチング回路１３２は、符号検出器の出力に基づいて制御される。

図３から分かるように、第１の加算器１２５の出力ｍｇと第３の加算器１２９の出力ｐｐは、以下のようになる。

４＊ｍｎ−ｍｘ＜０のとき、ｍｇ＝８＊ｍｘ、かつｐｐ＝８＊ｍｎ；
４＊ｍｎ−ｍｘ≧０のとき、ｍｇ＝７＊ｍｘ＋４ｍｎ、かつ
ｐｐ＝７＊ｍｎ−４＊ｍｘ。

第１の加算器１２５の出力ｍｇは、第２の処理段１２０の第１の出力１３４ａに供給される。第３の加算器１２９の出力ｐｐは、第２の処理段１２０の第２の出力１３４ｂに供給される。

符号検出器は、第３の加算器１２９のｐｐ出力の符号ビットｓｐを出力するように構成される。ＳＲで示される２ビット出力は、出力ｓｗ及びｓｐによって、ｐｐの記号に関する情報及び回転が行われたか否かを判定した情報を提供するように形成される。

オプションで、符号ビットｓｗに基づいてスイッチング回路１３２を制御する代わりに、第２の処理段１２０に比較器を含めてもよい。前記比較器は、ｍｇと４＊ｍｎを比較し、比較結果に基づいてスイッチング回路１３２に制御信号を供給する。前記比較器は、例えば、スイッチング回路１３２に対して、ｍｘ＞４＊ｍｎのときに開き、４＊ｍｎ≧ｍｘのときに閉じるように制御する。あるいは、前記比較器はスイッチング回路１３２に対して、ｍｘ≧４＊ｍｎのときに開き、４＊ｍｎ＞ｍｘのときに閉じるように制御する。

図４は、マッピング段１５０の実施例を示す。マッピング段は、第２の処理段１２０からそれぞれｍｇ及びｐｐを受信するように構成される、第１の入力１５２ａ及び第２の入力１５２ｂを含む。

マッピング段１５０は、プリプロセッサブロック１５４を含む。プリプロセッサブロック１５４は、第１の比較値ｇ＝ｍｇ−４＊ａｐを計算し、ここで、ａｐ＝｜ｐｐ｜は第２の比較値を表す。プリプロセッサブロックは、入力ｐｐの絶対値を出力する絶対値ユニットと、入力値｜ｐｐ｜の４倍を出力する乗算器と、ｇを計算して出力するように構成された加算器とを含む。計算された比較値ｇ及びａｐは、プリプロセッサの出力を形成する。

マッピング段１５０は、比較ブロック１５６を含む。比較ブロック１５６は、第１及び第２の比較値ｇ及びａｐに基づいて、一連の比較を実行するように構成される。１組の比較は、ポイント（ｍｇ，｜ｐｐ｜）が収束する０°〜１５°のおおよその位相範囲内のサブインターバルを検出するように設けられる。サブインターバルが０°位相の正側又は負側にあるか否かは、ｐｐ出力の符号ビットｓｐによって説明することができる。比較ブロック１５６の出力ｃ１〜ｃ８は、ルックアップテーブル１５８に供給され、前記ルックアップテーブル１５８はｃ１〜ｃ８に基づいて出力位相値ｐｈ１５を選択する。ルックアップテーブル１５８は、真と評価される比較結果がないときに応答して出力されるべきではないデフォルト値を含む。位相値ｐｈ１５はマッピング段１５０の出力値を形成する。

特定の比較ブロック１５６では、約１．５９°より小さい位相角で、ｃ１からｃ８はすべて０又は偽である。位相角を増加させるために、出力ｃ１〜ｃ８は順次以下のようになり、ｐｈ１５出力はそれぞれ次のようになる。

ｃ１：８＝１０００００００＝＞ｐｈ１５＝２．２２５°
ｃ１：８＝１１００００００＝＞ｐｈ１５＝３．８１０°
ｃ１：８＝１１１０００００＝＞ｐｈ１５＝５．９４５°
ｃ１：８＝１１１１００００＝＞ｐｈ１５＝８．２９５°
ｃ１：８＝１１１１１０００＝＞ｐｈ１５＝１０．３８５°
ｃ１：８＝１１１１１１００＝＞ｐｈ１５＝１１．９２０°
ｃ１：８＝１１１１１１１０＝＞ｐｈ１５＝１３．２８５°
ｃ１：８＝１１１１１１１１＝＞ｐｈ１５＝１４．８７５°

必要に応じて、比較ブロック１５６の複雑さは、１組の比較を減らすことによって低減することができる。これにより、ルックアップテーブル１５８のサイズが相応に縮小され、位相推定値の精度が低下する。

図４に示すルックアップテーブル１５８の位相値の特定の選択肢は、位相と比較値ａｐ＝｜ｐｐ｜及びｇとの対応関係を考慮することに基づいている。｜ｐｐ｜，２｜ｐｐ｜，…，３２｜ｐｐ｜及びｇ，２ｇに対応する複数の線間の複数の交点は、図６において図示されている。図６の交点に示される位相値は、複数の線が交差するポイント（ｍｇ、ｐｐ）の解析的に計算された位相に対応する。ルックアップテーブル１５８内の値は、交差点の隣接する対の間の中間点に対応する（例えば、１．５９°＋２．８６°＝２．２２５°及び２．８６°＋４．７６°＝３．８１°）。ルックアップテーブル１５８の中間点を使用することは、位相誤差推定の平均誤差の低減を可能にするが、他の選択肢も同様に可能である。

ルックアップテーブル１５８の値は度で示されるが、実用的な実現のためには、度から整数システムへのスケーリングがより効率的になる可能性がある。例えば、１２ビットの位相出力の場合、４０９６／３６０のスケーリングは０°から３５９．９°から０から４０９５へのマッピングを与える。位相は性質上循環的であるため、ある数のビットを有する２進数システムを使用して、循環動作が維持される。対応する整数値は、９，２５，４３，６８，９４，１１８，１３６，１５１，１６９となる。

図５は、位相推定器段１６０の実施例を示す。高いレベルでは、位相推定器段１６０は、Ｉ／Ｑデジタル信号の位相の推定値を表す位相推定値ｐｈを出力するように構成される。位相推定器段１６０は、マッピング段１５０によって出力された位相値情報ｐｈ１５を合成するように構成され、前記情報は、第１の処理段１１０の出力ｏｃｔによって求められ、第２の処理段１２０から出力されたＳＲのｓｗビット及びｓｐビットによって求められる。

位相推定器段１６０の詳細な実施例では、基本論理ブロックを組み合わせて、ｐｈと表される位相推定値を計算する。図５では、ｏｃｔ（ｓｉ）及びｏｃｔ（ｓｑ）はそれぞれＩ構成要素及びＱ構成要素の符号ビットを参照し、ｏｃｔ（ｄ４５）は比較器１１６の出力を指す。ＳＲ（ｓｗ）は加算器１２７の出力の符号ビットｓｗを参照し、ＳＲ（ｓｐ）はｐｐ出力の符号ビットを参照する。図５は、位相推定器段１６０のただ１つの実施形態を表し、他の実施形態も同様に可能であることが意図される。

図４は、マッピング段１５０の実施例に加えて、振幅推定器１４０の実施例を示す。図示された実施例は、第２の処理段１２０の出力ｍｇのみに基づくｍａｇに比較して、振幅推定ｍａｇの精度を向上させる。改善された振幅推定器１４０は、多数の加算器を用いて漸進的に精度を加える。

第１の（一番左の）加算器は、プリプロセッサブロック１５４によって出力された値ｐを加算する。第２の加算器は、ＳＲ（ｓｗ）＝０のときにｍｇ／１２８を選択的に減算する。第３の加算器は、ｃ２＝１かつｃ６＝０のとき（比較ブロック１５６の出力）現在の結果のシフトされたバージョンを選択的に減算する。

図７は、第２の処理段２２０のより基本的な実施例を示す。第２の処理段２２０は、図３に示す第２の処理段１２０と同様であり、上述した条件付回転の原理に基づくものである。従って、第２の処理段２２０は、第１の処理段１１０からの（ｍｘ，ｍｎ）出力を受信する。しかしながら、第２の処理段１２０は、第１〜第４の計算回路を含み、第２の処理段２２０は、対応する第１及び第２の計算回路のみを含み、出力ｍｇのみを提供する。従って、条件的に回転された最大構成要素のみが計算されて、第２の処理段２２０によって出力される。

値ｍｇは、図１に示すように、振幅推定器１４０に出力してもよい。振幅推定器１４０は、振幅推定値ｍａｇ＝ｍｇ／８を計算して出力してもよい。８による除算は、ｍｇの３倍の右シフトによって実行することができる。

出力ｍｇはまた、基本位相推定器段に出力されてもよく、これは、第１の処理段１１０の出力ｏｃｔに基づいており、出力ｍｇ、及びビットｓｗは、位相推定値ｐｈを計算して出力してもよい。位相推定値ｐｈは、Ｉ／Ｑデータのオクタント角度＋／−ａｒｃｔａｎ（４／７）として、もしくはその近似をｓｗが真であるという条件に基づいて計算してもよい。オクタント角度は、ｏｃｔ出力に基づいて、０°、４５°、９０°、１３５°、２７０°又は３１５°の組から選択してもよい。

前記の本発明の概念は、限られた数の例を参照して主に説明される。しかしながら、当業者には容易に理解されるように、上に開示されたもの以外の他の例も、添付の特許請求の範囲によって規定される本発明の概念の範囲内で等しく可能である。

例えば、前記に示した回路のうちのいくつかでは、符号ビットｓｐが検出され、第２の処理段１２０によって出力され、マッピング段１５０内の符号ビットを検出することも同様に可能であり、例えばプリプロセッサブロック１５４の前段で検出してもよい。

更なる変形例によれば、第２の処理段１２０は、異なるスケーリングファクタを有する非回転出力及び回転出力（ｍｇ，ｐｐ）を出力するように構成されてもよい。例えば、回転出力（ｍｇ，ｍｎ）は（７ｍｘ＋４ｍｎ，７ｍｎ−４ｍｇ）である一方、非回転出力は（ａ＊ｍｘ，ｂ＊ｍｎ）となる。これは、回転されていない出力を提供するために専用のブロックと、回転された出力を提供するために専用のブロックとともに、第２の処理段を提供することで達成することができる。回転されていない出力を提供するために専用のブロックは、入力（ｍｘ，ｍｎ）にそれぞれａとｂを乗算するように構成することができ、その乗算された値を、乗算演算なしで第２の処理段のそれぞれの出力に供給する。ａ及びｂは、互いに異なるか又は等しい整数値であってもよい。例えば、ａ＝ｂ＝１であるときに、非回転出力（ｍｇ，ｍｎ）のビット深度が小さくなる。独立した比較器ブロックは、ｍｘ＞４＊ｍｎを評価してもよく、その非回転ブロック出力であるか、もしくは第２の処理段の複数の出力に出力される回転ブロック出力であるかの結果に基づいている。

Claims (15)

1. 第１の構成要素及び第２の構成要素を含むデータを処理するための回路（１００）であって、
   前記回路（１００）は、
   第１の構成要素の絶対値と第２の構成要素の絶対値とを計算する第１の処理段（１１０）であって、前記第１の処理段（１１０）の第１の出力（１１８ａ）において第１の構成要素の絶対値と第２の構成要素の絶対値との最大値（ｍｘ）を出力し、前記第１の処理段（１１０）の第２の出力（１１８ｂ）において、第１の構成要素の絶対値と第２の構成要素の絶対値の最小値（ｍｎ）を出力するように構成された第１の処理段と、
   最大値（ｍｘ）が最小値（ｍｎ）の４倍よりも大きいことに応答して、最大値に対応する値（ｍｇ）を出力する第２の処理段（１２０）であって、最大値（ｍｘ）が最小値（ｍｎ）の４倍よりも小さいことに応答して、最大値（ｍｘ）の７倍と最小値（ｍｎ）の４倍との和に対応する値（ｍｇ）を出力するように構成された第２の処理段（１２０）とを備える回路。
2. 前記第２の処理段（１２０）は、第１の出力（１３４ａ）及び第２の出力（１３４ｂ）を含み、
   前記第２の処理段（１２０）は、
   最大値（ｍｘ）が最小値（ｍｎ）の４倍を上回ることに応答して、前記最大値（ｍｘ）に対応する値（ｍｇ）を前記第１の出力（１３４ａ）に出力し、前記最小値（ｍｎ）に対応する値（ｐｐ）を前記第２の出力（１３４ｂ）に出力するように構成され、
   最大値（ｍｘ）が最小値（ｍｎ）の４倍よりも小さいことに応答して、第１の出力（１３４ａ）において、最大値（ｍｘ）の７倍と最小値（ｍｎ）の４倍との和に対応する値（ｍｇ）を出力し、第２の出力（１３４ｂ）において、最小値の７倍（ｍｎ）と最大値の４倍（ｍｘ）との間の差に対応する値（ｐｐ）を出力する請求項１に記載の回路（１００）。
3. 前記回路（１００）はさらに、第２の処理段（１２０）の第１の出力における値（ｍｇ）と、第２の処理段（１２０）の第２の出力で出力される値（ｐｐ）とに基づいて、複数の所定の位相値から選択された位相値（ｐｈ１５）を出力するマッピング段（１５０）を備える請求項２に記載の回路（１００）。
4. 前記マッピング段（１５０）はさらに、第２の処理段（１２０）の第１の出力における値の出力と、第２の処理段（１２０）の第２の出力で出力された値の絶対値と４との積との間の差に対応する第１の比較値（ｇ）を計算し、前記第２の処理段の第２の出力で出力された値の絶対値に対応する第２の比較値（ａｐ）を計算するように構成され、
   前記マッピング段（１５０）は、第１の比較値と第２の比較値との間の１組の比較の評価に基づいて、前記位相値を選択するように構成される請求項３に記載の回路（１００）。
5. 前記回路（１００）はさらに、第１の構成要素及び第２の構成要素を含む入力データの位相の推定値を表す位相推定値（ｐｈ）を出力するように構成された位相推定器段（１６０）を備え、前記位相推定値（ｐｈ）は、マッピング段（１５０）によって出力された位相値（ｐｈ１５）と、データのオクタントを示す情報（ｏｃｔ）と、最大値（ｍｘ）が最小値（ｍｎ）の４倍を超えているか否かを示す情報（ＳＲ）に基づいている請求項３又は４に記載の回路（１００）。
6. 前記第１の処理段（１１０）は、前記データに基づいてオクタントを判定し、その判定結果に関する情報（ｏｃｔ）を出力する請求項５に記載の回路（１００）。
7. 前記第２の処理段（１２０）は、最大値（ｍｘ）が最小値（ｍｎ）の４倍超えるか否かを判定し、その判定結果に関する情報（ＳＲ）を出力する請求項５又は６に記載の回路（１００）。
8. 前記第２の処理段（１２０）は、
   前記第１の処理段（１１０）の第１の出力（１１８ａ）に接続された第１の入力（１２２ａ）を有する第１の計算回路を含み、
   前記第１の計算回路は、第１の入力（１２２ａ）で受信された値（ｍｘ）を８又は８の倍数で乗算し、前記第２の処理段（１２０）の第１の出力（１３４ａ）において、前記乗算された値と、前記第１の計算回路の第２の入力で受信された値との和（ｍｇ）を出力するように構成され、
   前記第２の処理段（１２０）は、
   前記第１の処理段（１１０）の第２の出力（１１８ｂ）に接続された第１の入力（１２２ｂ）と、前記第１の処理段（１１０）の第１の出力（１１８ａ）に接続された第２の入力（１２２ａ）とを有する第２の計算回路を含み、
   前記第２の計算回路は、第１の入力（１２２ｂ）で受信された値（ｍｎ）を４又は４の倍数で乗算し、前記第１の計算回路の第２の入力に、最大値（ｍｘ）が最小値（ｍｎ）の４倍より小さい場合に応答して、前記乗算された値と、第２の計算回路の第２の入力（１２２ａ）で受信された値（ｍｘ）又は値（ｍｘ）の倍数との間の差を出力するように構成される請求項１〜７のうちのいずれか１つに記載の回路（１００）。
9. 前記第２の処理段（１２０）はさらに、
   前記第１の処理段（１１０）の第２の出力（１１８ｂ）に接続された第１の入力（１２２ｂ）を有する第３の計算回路を備え、
   前記第３の計算回路は、第３の計算回路の第１の入力において受信された値（ｍｎ）を８又は８の倍数で乗算し、前記第２の処理段（１２０）の第２の出力において、前記乗算された値と、前記第３の計算回路の第２の入力に受信された値との間の差（ｐｐ）を出力するように構成され、
   前記第２の処理段（１２０）はさらに、
   前記第１の処理段（１１０）の第１の出力（１１８ａ）に接続された第１の入力（１２２ａ）と、前記第１の処理段（１１０）の第２の出力（１１８ｂ）に接続された第２の入力（１２２ｂ）とを有する第４の計算回路を備え、
   前記第４の計算回路は、前記第２の計算回路の第１の入力（１２２ａ）で受信された値（ｍｘ）を４、又は４の倍数で乗算し、前記第３の計算回路の第２の入力に、最大値（ｍｘ）が最小値（ｍｎ）の４倍より小さい場合に応答して、前記乗算された値と、前記第４の計算回路の第２の入力（１２２ｂ）で受信された値（ｍｎ）の和又はその値（ｍｎ）の倍数との和を出力するように構成される請求項８に記載の回路（１００）。
10. 前記回路（１００）はさらに、前記データの振幅の推定値を表す振幅推定値（ｍａｇ）を出力するように構成された振幅推定器段（１４０）を備え、前記振幅の推定値（ｍａｇ）は、前記第２の処理段（１２０）の第１の出力によって出力された値に基づいている請求項１〜９のうちのいずれか１つに記載の回路（１００）。
11. 前記振幅推定器段（１４０）はさらに、
    前記第２の処理段（１２０）の第２の出力（１３４ｂ）で出力される値（ｐｐ）の絶対値（ａｐ）と、
    最大値（ｍｘ）が最小値（ｍｎ）の４倍を超えるか否かを示す情報と、
    前記第２の処理段（１２０）の第１の出力（１３４ａ）で出力された値（ｍｇ）と、前記絶対値（ａｐ）と４の積との間の差に対応する第１の比較値（ｇ）とのうちの少なくとも１つと、
    前記絶対値（ａｐ）に対応する第２の比較値と
    に基づいて前記振幅の評価値（ｍａｇ）を計算するように構成される請求項１０に記載の回路（１００）。
12. 処理回路によって第１の構成要素及び第２の構成要素を含む入力データを処理する方法であって、前記方法は、
    第１の処理段によって、第１の構成要素の絶対値と第２の構成要素の絶対値との最大値と、第１の構成要素の絶対値と第２の構成要素の絶対値との最小値とを出力することと、
    第２の処理段によって、最大値（ｍｘ）が最小値（ｍｎ）の４倍より小さい場合に応答して、最大値（ｍｘ）の７倍と最小値（ｍｎ）の４倍との和に対応する出力値（ｍｇ）を出力することとを含む方法。
13. 前記方法はさらに、
    前記第２の処理段によって、最大値の７倍と最小値の４倍との和に対応する第１の出力値（ｍｇ）と、最大値が最小値の４倍よりも小さいことに応答して、最小値の７倍と最大値の４倍との差に対応する第２の出力値（ｐｐ）とを出力することを含む請求項１２に記載の方法。
14. 前記方法はさらに、
    前記第２の処理段によって、最大値が４を超える最小値よりも大きいことに応答して、前記最大値に対応する出力値（ｍｇ）を出力することを含む請求項１２又は１３に記載の方法。
15. 前記方法はさらに、
    前記第２の処理段によって、最大値が４を超える最小値よりも大きいことに応答して、最大値に対応する第１の出力値（ｍｇ）と、最小値に対応する第２の出力値（ｐｐ）とを出力することを含む請求項１２〜１４のうちのいずれか１つに記載の方法。

Images