TWI557641B - 除法運算裝置及其運算方法 - Google Patents

Description

除法運算裝置及其運算方法

本案是有關於一種運算裝置，且特別是有關於一種除法運算裝置及其運算方法。

不同的處理器進行訊號處理時，常會使用到數學運算如加法、減法、乘法和除法。這些數學運算在以電路實現時，除法所具有的複雜度高於其他的數學運算的複雜度。然而，在影像處理模組針對影像偵測器輸出的數位影像訊號進行例如正規化、魚眼校正中的補償座標轉換等運算中，常常會使用到除法。即便除法在整體運算中只佔了相當小的部分，對整體執行時間與硬體面積都有相當程度的影響。

因此，如何設計一個新的除法運算裝置及其運算方法，以提升除法運算的速度並降低其複雜度，乃為此一業界亟待解決的問題。

本案之一態樣是在提供一種除法運算裝置，除法運算裝置包含記憶體、非零位元偵測電路、映射計算電路、查找電路、補償電路以及乘法電路。記憶體配置以儲存除數查找表，包含複數表項目。非零位元偵測電路配置以接收除數，以偵測除數之最高非零位元數，俾判斷除數是否超出除數查找表之範圍。映射計算電路配置以在除數超出除數查找表之範圍時，藉由映射函數產生除數之映射值，映射值係位於除數查找表之範圍內。查找電路配置以根據映射值查詢除數查找表，以自表項目中擷取對應表項目，對應表項目包含儲存倒數值。補償電路配置以根據映射函數產生補償值。乘法電路配置以將被除數、儲存倒數值以及補償值相乘，俾產生被除數以及除數之相除結果。

本案之另一態樣是在提供一種除法運算方法，包含下列步驟。使非零位元偵測電路接收除數，以偵測除數之最高非零位元數，俾判斷除數是否超出除數查找表之範圍，其中除數查找表儲存於記憶體中，並包含複數表項目。使映射計算電路在除數超出除數查找表之範圍時，藉由映射函數產生除數之映射值，映射值係位於除數查找表之範圍內；使查找電路根據映射值查詢除數查找表，以自表項目中擷取對應表項目，對應表項目包含儲存倒數值；使補償電路根據映射函數產生補償值；以及使乘法電路將被除數、儲存倒數值以及補償值相乘，俾產生被除數以及除數之相除結果。

應用本案之優點在於藉由尋找除數的最高非零位元數，依照精確度需求計算補償值，並根據除數查找表找尋除數倒數的近似值，快速地在低複雜度的情形下完成除數的運算，而輕易地達到上述之目的。

1‧‧‧除法運算裝置

100‧‧‧記憶體

101‧‧‧除數查找表

102‧‧‧非零位元偵測電路

104‧‧‧映射計算電路

106‧‧‧查找電路

108‧‧‧補償電路

110‧‧‧乘法電路

200‧‧‧表項目

300‧‧‧除法運算方法

301-308‧‧‧步驟

A‧‧‧被除數

B‧‧‧除數

COMP‧‧‧補償值

DIV‧‧‧相除結果

DR‧‧‧判斷結果

f(B)‧‧‧映射值

j‧‧‧第一參數指數

L‧‧‧長度指數

LUT[f(B)]、LUT[B]、 LUT[i]、LUT[N-i]‧‧‧表項目

N‧‧‧最高非零位元數

第1圖為本案一實施例中，一種除法運算裝置之方塊圖；第2圖為本案一實施例中，除數查找表的示意圖；以及第3圖為本案一實施例中，一種除法運算方法的流程圖。

參照第1圖。第1圖為本案一實施例中，一種除法運算裝置1之方塊圖。除法運算裝置1包含：記憶體100、非零位元偵測電路102、映射計算電路104、查找電路106、補償電路108以及乘法電路110。

藉由上述的元件，除法運算裝置1可以對被除數A以及除數B進行除法運算，以得到除法結果A/B。以下將對除法運算裝置1的運作方式進行詳細的說明。

記憶體100配置以儲存除數查找表101。同時參照第2圖，第2圖為本發明一實施例中，除數查找表101的示意圖。

於一實施例中，除數查找表101包含複數表項目200。於一實施例中，上述的除數查找表101的長度為2^L，L為長度指數。表項目200分別用以儲存1/I(I=1、2、...及2^L)的對應數值，即I的倒數值。於本實施例中，表項目200包含以LUT[1]、LUT[2]、...、LUT[2^L]表示的儲存倒數值。

在一些實施例中，當除數B為0時，除法運算裝置1將回傳除數為0的資訊，並不會進行除法運算。

於一實施例中，除數查找表101是以整數的方式儲存，且每個表項目200包含相同的位元長度。舉例來說，對應於儲存倒數值LUT[5]的表項目200可儲存有例如，但不限於5的倒數值，亦即0.2。因此，以所儲存的精確度為7為例，其二進位表示法為0.0011001。則當表項目200的位元長度為8位元時，儲存倒數值LUT[5]可表示為00011001。

非零位元偵測電路102配置以接收除數B，以偵測除數B之最高非零位元數，俾判斷除數B是否超出除數查找表101之範圍，並產生判斷結果DR。

以上述長度為2^L的除數查找表101為例，當L為4，亦即除數查找表101的長度為16時，如果除數B為5，則非零位元偵測電路102將判斷此除數B並未超出範圍。

在這樣的狀況下，查找電路106接收判斷結果DR，以選擇除數B並據以查詢除數查找表101，來擷取對應於此除數B的表項目200，例如對應於儲存倒數值LUT[5]的表項目200(對應於1/5的倒數)。於一實施例中，上述除數查找表101的表項目200的排列具有特定規則，使得其精確度可以直接由查找電路106根據表項目200的位置判斷而不需額外儲存。於另一實施例中，精確度亦可與儲存倒數值一同儲存於表項目200中，以使查找電路106依據精確度確定儲存倒數值實際上的數值為何。

接著，乘法電路110進一步將被除數A以及儲存倒數值LUT[5]進行相乘，以得到被除數A和除數B相除的相除結果DIV。換言之，被除數A以及除數B之相除結果DIV可表示為：A×LUT[B]。

另一方面，當除數查找表101的長度為16時，如果除數B為23，則非零位元偵測電路102將判斷此除數B超出範圍。

在這樣的狀況下，映射計算電路104將藉由映射函數產生除數B之映射值f(B)，其中映射值f(B)位於除數查找表101之範圍內。

於一實施例中，映射函數使除數乘以第一參數2^j再除以第二參數2^N，以產生映射值。其中j為第一參數指數，N為第二參數指數。亦即，映射函數可由下式產生映射值f(B)： f(B)=(B×2^j)/2^N。

其中，第二參數2^N大於第一參數2^j，且第一參數2^j及第二參數2^N均為2的冪次方。更詳細地說，j及N均為大於等於零的整數，且N>j。

在其他實施例中，第二參數2^N亦可小於第一參數2^j。更詳細地說，j及N均為大於等於零的整數，且N<j。舉例來說，除數查找表101對應的範圍可能為5~10，若除數B為3時，N要小於j，才能使得f(B)落入於除數查找表101的範圍中。

於一實施例中，N為除數B之最高非零位元數。而j則可依實際需求選定不同的數值。舉例來說，當除數B為23時，以二進位是表示為10111。因此，此除數B的最高非零位元數N為4(對應於2⁴的位元)。如j選定為3，則映射計算電路104將依照映射函數計算下式的值：f(23)=(23×2³)/2⁴=(23×8)/16。

於一實施例中，映射計算電路104是採用無條件捨去的方式計算，因此根據上述映射函數所產生的映射值f(B)將為11。需注意的是，於其他實施例中，映射計算電路104亦可採用例如，但不限於四捨五入或是無條件進位的方式來進行映射值f(B)的計算。

接著，查找電路106接收判斷結果DR，以選擇映射值f(B)並據以查詢除數查找表101，來擷取對應於此映射值f(B)的表項目200，查找相應的儲存倒數值LUT[f(B)]。以上述映射值f(B)為11的範例而言，查找電 路106將擷取對應於儲存倒數值LUT[11]的表項目200(對應於1/11的倒數)。

然而，由於經過映射函數的映射計算，查找電路106所擷取的表項目200中的儲存倒數值LUT[11]並非原始除數B的倒數值。因此，補償電路108將進一步根據映射函數產生補償值COMP。

以前述的映射函數為例，補償值COMP是由第二參數的倒數2^N乘以第一參數2^j所產生。更詳細的說，補償值COMP是由下式計算產生：(1/2^N)×2^j。

由於在本實施例中，第二參數2^N超過除數查找表101之範圍無法查表，因此補償電路108將第二參數2^N因式分解為第三參數2ⁱ以及第四參數2^N-i，且第三參數2ⁱ以及第四參數2^N-i均為2的冪次方。更詳細地說，i均為大於等於1的整數。

查找電路106進一步根據第三參數2ⁱ以及第四參數2^N-i的數值，查詢除數查找表101，以擷取對應於第三參數2ⁱ以及第四參數2^N-i的表項目200，查找相應的儲存倒數值LUT[2ⁱ]及LUT[2^N-i]，以產生第三參數2ⁱ以及第四參數2^N-i之倒數。舉例來說，如N為4，i選定為2，則查找電路106根據第三參數2²以及第四參數2²的數值，查詢除數查找表101，例如對應於儲存倒數值LUT[4]的表項目200(對應於1/4的倒數)。

在一些實施例中，i可為固定或非固定的數值。

補償電路108將根據第三參數2ⁱ以及第四參數2^N-i之倒數乘積產生第二參數2^N的倒數1/2^N的數值。換言之，補償電路108所產生的補償值COMP可進一步表示為：(1/2^N)×2^j=(1/2ⁱ)×(1/2^N-i)×2^j=LUT(2ⁱ)×LUT(2^N-i)×2^j。

接著，乘法電路110進一步將被除數A、儲存倒數值LUT[f(B)]以及補償值=LUT(2ⁱ)×LUT(2^N-i)×2^j相乘，俾產生被除數A以及除數B之相除結果DIV。換言之，被除數A以及除數B之相除結果DIV可表示為：A×LUT[f(B)]×LUT(2ⁱ)×LUT(2^N-i)×2^j。

因此，本案的除法運算裝置1可藉由尋找除數B的最高非零位元數，依照精確度需求計算補償值，並根據除數查找表101找尋除數倒數的近似值，快速地在低複雜度的情形下完成除數的運算。

需注意的是，上述的映射函數僅為一範例。於其他實施例中，映射計算電路104可根據其他的映射函數將除數B映射至除數查找表101的範圍中進行查詢，並依照相應的映射函數產生補償值COMP。

並且，上述的參數的選值亦僅為一範例。於其他實施例中，除數查找表101的長度2^L、表項目200所儲存的位元長度及精確度、除數B之最高非零位元數N、第一參數2^j及第三參數2ⁱ均可視不同情況選用不同的數值，不為上述實施例所限。

於一實施例中，記憶體100更配置以儲存參考索引(未繪示)，包含複數因式分解關係。查找電路106可 更配置以根據映射值f(B)查詢參考索引，以根據因式分解關係其中之一擷取映射值f(B)對應的多個表項目200。舉例來說，當映射值f(B)為15時，由於可因式分解為3及5，因此查找電路106可根據因式分解關係，擷取對應於儲存倒數值LUT[3]以及LUT[5]的表項目200(分別對應於1/3和1/5的倒數)。乘法電路110則可將被除數A、LUT[3]、LUT[5]以及相關的補償值相乘，來產生被除數A以及除數B的相除結果DIV。在另一例子中，若除數查找表101的範圍為1~8，而除數B為12，12的因式分解為3X4或是2X6，此時可以根據除數查找表101中3、4對應的表項目計算，或者也可以根據除數查找表101中2、6對應的表項目計算。

於一實施例中，除數查找表101的表項目200可分別對應於一個質數。再搭配上述的因式分解關係後，除數查找表101的長度可大幅縮減，而可將映射值f(B)依質數組合出。

於又一實施例中，除數查找表101的表項目200亦可不儲存2的冪次方的倒數值。當除數B為2的的冪次方時，乘法電路110可直接將被除數A根據除數B進行位元右位移。

參照第3圖。第3圖為本案一實施例中，一種除法運算方法300的流程圖。除法運算方法300可應用於如第1圖所繪示的除法運算裝置1中。除法運算方法300包含下列步驟(應瞭解到，在本實施方式中所提及的步驟，除特別敘明 其順序者外，均可依實際需要調整其前後順序，甚至可同時或部分同時執行)。

於步驟301，使非零位元偵測電路102接收除數B，以偵測除數B之最高非零位元數N，並於步驟302中判斷除數B是否超出除數查找表101之範圍。

當除數B並未超出除數查找表101之範圍時，於步驟303，查找電路106根據除數B查詢除數查找表101，以擷取對應的表項目200。

接著，於步驟304，乘法電路110將被除數A以及表項目200中的儲存倒數值LUT[B]相乘，俾產生被除數A以及除數B之相除結果DIV。

而當除數B超出除數查找表101之範圍時，於步驟305，使映射計算電路104藉由映射函數產生除數B之映射值f(B)，以使映射值f(B)位於除數查找表101之範圍內。

於步驟306，使查找電路106根據映射值f(B)查詢除數查找表101，以擷取對應的表項目200。

於步驟307，使補償電路108根據映射函數產生補償值COMP。以上述實施例中的映射函數為例，補償值COMP相當於LUT(2ⁱ)×LUT(2^N-i)×2^j。

於步驟308，使乘法電路110將被除數A、儲存倒數值LUT[f(B)]以及補償值LUT(2ⁱ)×LUT(2^N-i)×2^j相乘，俾產生被除數A以及除數B之相除結果DIV。

雖然本案內容已以實施方式揭露如上，然其並非配置以限定本案內容，任何熟習此技藝者，在不脫離本案 內容之精神和範圍內，當可作各種之更動與潤飾，因此本案內容之保護範圍當視後附之申請專利範圍所界定者為準。

1‧‧‧除法運算裝置

100‧‧‧記憶體

101‧‧‧除數查找表

102‧‧‧非零位元偵測電路

104‧‧‧映射計算電路

106‧‧‧查找電路

108‧‧‧補償電路

110‧‧‧乘法電路

200‧‧‧表項目

A‧‧‧被除數

B‧‧‧除數

COMP‧‧‧補償值

DIV‧‧‧相除結果

DR‧‧‧判斷結果

f(B)‧‧‧映射值

j‧‧‧第一參數指數

L‧‧‧長度指數

LUT[f(B)]、LUT[B]、 LUT[i]、LUT[N-i]‧‧‧表項目

N‧‧‧最高非零位元數

Claims (10)

1. 一種除法運算裝置，包含：一記憶體，配置以儲存一除數查找表，包含複數表項目；一非零位元偵測電路，配置以接收一除數，以偵測該除數之一最高非零位元數，俾判斷該除數是否超出該除數查找表之範圍；一映射計算電路，配置以在該除數超出該除數查找表之範圍時，藉由一映射函數產生該除數之一映射值，該映射值係位於該除數查找表之範圍內；一查找電路，配置以根據該映射值查詢該除數查找表，以自該等表項目中擷取一對應表項目，該對應表項目包含一儲存倒數值；一補償電路，配置以根據該映射函數產生一補償值；以及一乘法電路，配置以將一被除數、該儲存倒數值以及該補償值相乘，俾產生該被除數以及該除數之一相除結果。
2. 如請求項1所述之除法運算裝置，其中該映射函數係使該除數乘以一第一參數再除以一第二參數，以產生該映射值，且該第一參數及該第二參數均為2的冪次方。
3. 如請求項2所述之除法運算裝置，其中該第二參數為2的該最高非零位元數之次方。
4. 如請求項2所述之除法運算裝置，其中該補償值為該第二參數的倒數乘以該第一參數。
5. 如請求項4所述之除法運算裝置，當該第二參數超過該除數查找表之範圍時，該補償電路係將該第二參數因式分解為一第三參數以及一第四參數，其中該第三參數及該第四參數均為2的冪次方，俾使該查找電路根據該第三參數以及該第四參數產生該第三參數以及該第四參數之倒數，以使該補償電路根據該第三參數以及該第四參數之倒數乘積產生該第二參數的倒數。
6. 如請求項1所述之除法運算裝置，其中當該除數並未超出該除數查找表之範圍時，該查找電路直接根據該除數查詢該除數查找表，以自該等表項目中擷取該對應表項目，俾使該乘法電路將該被除數以及該對應表項目的該儲存倒數值相乘，俾產生該被除數以及該除數之該相除結果。
7. 如請求項1所述之除法運算裝置，其中該記憶體更配置以儲存一參考索引，包含複數因式分解關係；該查找電路更配置以根據該映射值查詢該參考索引，俾根據該等因式分解關係其中之一自該等表項目中擷取該映射值對應的多個該對應表項目；以及該乘法電路更配置以將該被除數、多個該對應表項目的各該儲存倒數值以及該補償值相乘，俾產生該被除數以及該除數之一相除結果。
8. 如請求項7所述之除法運算裝置，其中該除數查找表之該等表項目分別對應於一質數。
9. 如請求項1所述之除法運算裝置，其中當該除數為2的冪次方時，該乘法電路直接將該被除數根據該除數進行位元右位移。
10. 一種除法運算方法，包含：使一非零位元偵測電路接收一除數，以偵測該除數之一最高非零位元數，俾判斷該除數是否超出一除數查找表之範圍，其中該除數查找表儲存於一記憶體中，並包含複數表項目；使一映射計算電路在該除數超出該除數查找表之範圍時，藉由一映射函數產生該除數之一映射值，該映射值係位於該除數查找表之範圍內；使一查找電路根據該映射值查詢該除數查找表，以自該等表項目中擷取一對應表項目，該對應表項目包含一儲存倒數值；使一補償電路根據該映射函數產生一補償值；以及使一乘法電路將一被除數、該儲存倒數值以及該補償值相乘，俾產生該被除數以及該除數之一相除結果。