TWI399952B - 用以近似一複數之絕對值或二元向量之範數的上界限制的方法或裝置 - Google Patents
用以近似一複數之絕對值或二元向量之範數的上界限制的方法或裝置 Download PDFInfo
- Publication number
- TWI399952B TWI399952B TW097124613A TW97124613A TWI399952B TW I399952 B TWI399952 B TW I399952B TW 097124613 A TW097124613 A TW 097124613A TW 97124613 A TW97124613 A TW 97124613A TW I399952 B TWI399952 B TW I399952B
- Authority
- TW
- Taiwan
- Prior art keywords
- absolute value
- upper bound
- complex
- parameter
- equation
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
- G06F17/141—Discrete Fourier transforms
- G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Discrete Mathematics (AREA)
- Complex Calculations (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
本發明相關領域係利用數學或計量分析以近似數位訊號處理之量測結果,尤其是用以實施數位音訊及/或影像元件之方法及裝置。
當半導體產業繼續快速地改善矽晶片的表現,新發展出的數位處理裝置亦利用此一優勢增加其處理速度。例如,傳統上無線電訊號傳輸方法係利用類比訊號處理技術藉由類比格式傳輸類比式的無線電訊號,而此方法已逐漸被取代。較新式的方法係在傳輸前藉由數位訊號處理技術將類比的無線電訊號轉換至二元碼(訊號數位化)。但是,即使需透過此類比轉換至二元的步驟(及產生轉換錯誤的可能),利用數位訊號處理技術的無線電訊號傳輸方式相較於仍使用類比訊號處理技術的方法仍然擁有更好的表現;例如,較高傳真度、抗干擾性等。因此,許多用於數位訊號處理且具有潛力的新裝置已被發表。
數位廣播系統,例如,數位音訊廣播(DAB)及數位影像廣播(DVB),已開始取代現今廣播者所使用的傳統式類比廣播系統。一DAB系統係傳輸複數個數位立體聲訊號(其係互為位元同步),這些訊號係位於一寫碼多工正交分頻(Coded Orthogonal Frequency Division and Multiplexing,
COFDM)訊號封包內,其中此訊號封包係利用複數個同步的傳輸器。於COFDM下,此各別的立體聲訊號數位資料流,係將於傳輸之前被分配成多個子訊號,其中每個子訊號係分別由一訊號載波傳輸。於此子訊號被接收器接收後,將被重新結合以傳輸原本數位立體訊號所承載的資料。發展做音訊廣播的DAB系統在將無線電訊號失真最小化時展現了良好的訊號傳輸特性,其中此失真係因傳輸距離及外在干擾所產生。
Dambacher所發明之美國第5,521,943專利,其發明名稱為"COFDM combined encoder modulation for digital broadcasting sound and video with PSK, PSK/AM, and QAM techniques,",其揭露一種對各個COFDM訊號封包可達成對偶容量(dual capacity)之調變方法。一電路組態具有雙反逆快速複利葉轉換(Inverse Fast Fourier Transform,IFFT)、數位/類比轉換及I/Q調變器(QAM)在此係被裝置以傳輸8個相移鍵控及2強度調變(AM)訊號。此文件之內容在此係做參考文件,其係如同以整份文件提出。
參考DVB-T(DVB-Terrestrial)規格書,其標題為“ETSI EN 300 744 V1.5.1(2004-06),”其揭露一種多工正交分頻(Orthogonal Frequency Division and Multiplexing,OFDM)架構。射出訊號係被組織於數個架構,此架構係由68個OFDM符號組成且具有持續期間Tf
。各個符號係由一組K=6818或K=1705的載波組成且於持續期間Ts
內被傳輸。此持續時間Ts
係更進一步包含一使用期間,其具有持續時
間Tu
,且包含一守護期間(guard interval),其具有持續期間△。
該DVB-T規格書所定義之射出訊號係如下表示:
其中當(l
+68×m)×Ts≦t≦(l
+68×m+1)×Ts時,Ψ m,l,k
(t
)=e j
2πk
'(t
-△-l
×Ts
-68×m
×Ts
)/Tu
;否則Ψ m,l,k
(t
)=0
其中:k表示此載波數;l表示OFDM符號數;m表示傳輸架構數;K為傳輸載波數;Ts
為符號持續時間;Tu
為該反載波間隔;△為守護期間;fc
為射頻訊號之中心頻率;k’為相對於中心頻率之載波係數,其中k’=k-(Kmax+Kmin)/2;cm,0,k
係用於載波k之複數符號,此載波屬於架構數m中資料符號no.1;cm,1,k
係用於載波k之複數符號,此載波屬於架構數m中資料符號no.2;cm,67,k
係用於載波k之複數符號,此載波屬於架構數m中資料符號no.68;且此cm,l,k
值係為正規化之調變值。
上述方程式對於t=0至t=Ts
期間之射出訊號可被更進一步簡化,其如下所示:其中k’=k-(Kmax+Kmin)/2。
此簡化方程式類似於反離散傅立葉轉換(IDFT),其表示下:
各種有效的快速傅立葉轉換演算法(FFT演算法)已被用於實行DFT及IDFT。亦有一種DVB-T調變器之實現方法可被用於實行一IFFT以產生N個取樣值Xn
。一DVB訊號被編碼及組合(interweave)於早期階段,然後被安排且插入一參數訊號,其參數訊號係依據OFDM規格書調變且定義。最後,此經數位處理過的資料係藉由該射頻前端方塊被傳送且廣播。
FFT演算法不僅被採用於數位廣播系統,亦被用於數位訊號處理器,其中此數位訊號處理器係使用FFT演算法將離散時間訊號由頻域轉換至時域。
於本說明書之使用,複數係以a+ib格式表示,其中a及b為實數而i表示虛單位。任一複數的複數次方亦為一複數。任複數皆於複數平面擁有自己所屬座標,其中此複數平面係有一實數軸及一虛數軸。一複數可以極座標表示。此極座標擁有一模數及一幅角,其模數係為複數平面上座標至原點之距離,而幅角則為該角座標。模數及幅角亦常被稱為振幅及相位,尤其是在傅立葉轉換應用於電子元件之技術領域時。因此一複數a+ib亦可以指數re iφ
表示,其中
指數e為2.71828,r為模數,而ψ為極座標中所代表的幅角。而且,一複數a+ib可被表示成r*(cos(ψ)+i*sin(ψ)),其中e ix
=cos(ψ)+i*sin(ψ)。
在電子通訊系統中,訊號之實部及虛部(即訊號之相位)皆會被處理。傅立葉轉換可輕易地應用於以複數的指數格式表示的通訊訊號。例如,該連續性之傅立葉轉換方程式G(t)於時域中係被定義為:,而其反轉換係被定義為:
此表示係以指數格式使用複數,其中此指數可被進一步分離成cos及sin之三角函數以利用於實際運算上。此為一維傅立葉轉換操作,其係將一訊號由時域轉換至頻域。當此訊號位於頻域時,該方程式之振幅決定訊號強度,而其相位決定頻率。
由Naveh等人所發明之美國第6,411,978號專利,其發明名稱為「Mechanism for block floating point FFT hardware support on a fixed point digital signal pro cessor」,一硬體機制被提出以處理數位訊號處理的溢出問題,此溢出問題發生於一方塊浮點快速轉換(block floating point Fast Transform)被採用於改善訊號對量化雜訊比的表現。於此專利說明書內,一普通的即時2數基縮減(DIT)FFT方法係藉由輸入向量(a,b)以表示一輸出向量(c,d),其表示如下:及,其中所有的數字皆為複數。
各輸出為上述二數的總合,例如,c為a及之總合,其中為一”轉動參數”,其係定義為,j為一虛數而之大小為1。在此計算可以一參數改變該虛數之實部及/或虛部。即為,於計算(DIT)FFT中,此被操控的部係可增加至倍的複數b之實部及/或虛部。
FFT計算的一個問題係考量複數的動態範圍之變化。於本說明書之使用,此動態範圍係介於可能之最大值及可能之最小值之間。於某些情況中,此動態範圍可增加2倍。例如,上述所提之輸出參數(c,d),c及d絕對值的動態範圍如下:abs
(c
)2˙max(abs
(a
),abs
(b
))及abs
(d
)2˙max(abs
(a
),abs
(b
))。
當該動能範圍於一固定點數位訊號處理器(DSP)增加時,需克服此溢出問題。最簡單的解決方法係為將各輸入向量除以N,其中N為輸入訊號之個數。然而,此解決方法將造成低的訊號至量化雜訊比(SQNR)。第二種解決方法係將各個操作結果除以2,但是,此方法對於大部份的通訊應用而言無法達到足夠的SQNR值。第三種方法係為利用方塊浮點(block floating point,BFP)技術,例如方塊浮點(BFP)-FFT。BFP-FFT係重新計算是否有偵測到任何溢出。此方法增進整體SQNR但犧牲效能且產生一不確定性的量測需求,其中此不確定性係指完成計算所需的週期數。
美國第6,411,978號專利揭露一可負載暫存器,其係用於儲存一臨界值以偵測該溢出。此實際的溢出偵測係可由
一軟體程式控制。雖然利用可程式化的軟體以偵測溢出或許理想,但是因軟體的處理步驟緩慢,所造成的延遲時間卻拖累了數位訊號處理表現。各個上述參考專利係在此併入參考文件,且如同以全文表示。
本發明係揭露方法及裝置,其係用於近似一複數絕對值或二元向量(two-element vector)之範數(Norm)的上界限制。
本發明之某一面向,其係揭露一種方法,此方法係用於近似一複數絕對值或二元向量之範數的上界限制。此複數之實部及虛部將被初始化。此複數絕對值的上界限制係利用一上界程式產生。將產生一決定判斷是否有溢出狀況存在。
本發明之另一面向,其係揭露一種裝置,此裝置係用於近似一複數絕對值或二元向量之範數的上界限制。此裝置係包含一比較元素及一上界方程式電路。此比較元素係裝配以比較該複數的實部及虛部之絕對值。該上界方程式電路係依據一上界近似演算法裝配以輸出一上界限制。
本發明的及其它特徵、相向及實施方法係描述於下節,其標題係為「詳細描述」。
本發明係揭露方法及裝置,其用於近似一複數絕對值或二元向量之範數的上界限制。然而,本發明可能不需全部或某些特定細節亦可實現。於其它狀況下,常見處理運作未被詳細地描述以避免不必要地模糊本發明。
本發明案之某些實施方法係實行於數位訊號處理裝置,包括:數位音訊廣播(DAB)系統、數位影像廣播(DVB)系統、DVB處理(DVB-H)系統,地面DVB(DVB-T)、增強定義電視(EDTV),或通常的數位訊號處理器(DSP)。
為了解決該數位訊號處理所面臨的溢出問題,本發明之某些實施例係提供一低成本且高表現解決方案(包含用於數位電路的一簡化且改良之演算法)以計算一複數絕對值,或同樣地,一二元向量範數的上界絕對值。此方案可幫助許多裝置節省硬體花費,而訊號處理演算法正需要具有此種價值之計算功能。利用該演算法配合本發明之某些實施例,一種複數絕對值的上界限制可以被計算出,且溢出問題可因此被偵測及解決。
此演算法係以兩階段實施。於第一階段中首先收集關於一複數實部及虛部絕對值的資料,以決定實部之絕對值是否大於虛部之絕對值。於第二階段中產生輸出,以幫助偵測一溢出情況及/或該絕對值之上界限制方法可藉由一演算法的上界方程式以計算。
前述第一階段(初始階段)本質係為一初始階段,其中關於該複數之實部及虛部絕對值的資料在此階段獲得。該複數之實部及虛部絕對值可容易地被決定。此乃由於該絕對值被限制至非複數,其係可為自然數、整數、有理數或無理數。有理數係為可以p/q格式表示之數,其中p及q為整數。無理數則為不可以p/q格式表示之數。所有非複數可被轉換至二進碼且一非複數絕對值可以容易地被決定(即,負整數的絕對值於二進碼格式下可藉由利用該2’s補數方法決定)。例如,在一四元數位系統,利用此2’s補數方法將整數值3被表示為”0011”,而負整數3則被表示為”1101”,其中此2’s補數方法係將這些”1”之數元值轉換至”0”之數元值,且將這些”0”之數元值轉換至”1”之數元值,然後再將此二進碼之最未碼加”1”。藉由將整數3之絕對值(“0011”)加至整數負3絕對值(“1101”),我們可檢查該結果為”0000”,其對於4元數位系統為一零值。類似的方法可應用在有理數及無理數以決定一以此格式表示的複數之實部及虛部絕對值。
前述第二階段係應用一上界方程式,此方程式用於產生一表示溢出之偵測狀況或上界限制取得方法之輸出。然後,藉此決定具有較大或較小絕對值之部(即,虛部或實部)。該具有較小絕對值之部之絕對值係被乘以一參數且和具有較大絕對值之部之絕對值合併以對於該複數絕對值達成一上界限制。該上界及複數之關係可表示如下:,其中A為一複數,X為A之實部,而y為A之虛部。
令A為一具有一實部x及一虛部y之複數。此複數A之絕對值為。本說明書之使用,該複數A通常為一正規化複數。因此,該複數A可分做二區段,|A
|=|A
|˙[cosθ+(1-cosθ)]=|x
|+|A
|˙(1-cosθ)。
由於|y
|=|A
|˙(sinθ),且因θ係於[0,π/4]之範圍內。因此可藉使用且決定|A
|,其中c係為一常數並將稍後決定之。
為求得出”c”值,圖一係參考θ於[0,π/4]之範圍。方程式11,,之線段及方程式12,,之線段係被應用以近似方程式(sinθ)之線段13及方程式(1-cosθ)之線段14。該表示可引述如下:
然後,以sinθ表示第一項,(l-cosθ)表示第四項表示為第二項及表示為第三項。此不等式可表示為:。而,該界限可表示為
對於θ於範圍[π/4,π/2],藉由交換|x|及|y|,可表示一類似的結果:
最後,該結果可被改寫如同以下所示:,其中A為一複數,而x及y則分別為A之實部與虛部。
該複數x+iy之範數的上界可用方程式表示如下:
大致而言,前述上界近似演算法及其推導係可由硬體(透過數位電路)或軟體方式實施。然而,實作上以硬體方式實施較軟體方式容易實施此演算法。圖2係提供一流程圖,依據某一實施例,此流程圖係表示一用以近似一複數絕對值上界及一二元向量範數之演算法。步驟21表示一輸出,其輸出為一正規化複數(normalized complex number)(如A),其包含二元件x及y,其中A=x+iy且x及y分別為複數之實部與虛部。然而,應明瞭,此上界近似演算法可應用於各種型式之複數(即,例如正規化或非正規化),且以上參考之正規化複數輸入於此係僅當範例表示,不應解讀為限制該演算法僅適用於正規化複數輸入之用。意即,該演算法係可輕易地調整以近似任一非正規化複數之上界。於初始步驟22,變數”S”係為x之絕對值和y之絕對值兩者相比較小者,而變數”L”係指x之絕對值或y之絕對值兩者相比較大者。於某一實施例,變數"S"及"L"為資料暫存器,其係可暫時或永久地保存資料。於另一實施例,變數”S”及”L”為一邏輯電路組合之輸出。
於步驟23,變數”S”及”L”可被送至一上界方程式方塊以決定是否該複數絕對值超過演算法界定之限制。該上界方程式方塊之實施係將更詳細地描述於圖3。一但該上界限制由該上界方程式產生,此處理程序將移至步驟24,此步驟係決定是否該藉由一第二方法計算的複數絕對值超過此上界限制。當此藉由此第二方法計算之絕對值超過此上界限制,則該演算法執行步驟26,此步驟可產生一輸出以指示偵測到溢出情況。當此藉由此第二方法計算而得的絕對值少於此上界限制,則此演算法執行步驟25,此步驟可產生一輸出以指示未偵測到溢出情況。
如上述討論,非複數可被轉換至二元碼且此非複數之絕對值可容易地決定。於某一實施例中,初始化步驟22之硬體實施可藉由一2’s互補方塊及一比較器實現。當該2’s互補方塊偵測出一負數,該2’s互補方塊可轉換該負數至一正數。此數值稍後藉由該比較器比較其它的正數。同樣的規則亦可應用於當兩個數值皆為負數的情況下。如果兩個數值皆為正數,該2’s互補方塊可能不會被使用。如果該複數之實部及虛部之關係已被決定,則並非必需做此比較。
圖3係為一處理流程圖,依據某一實施例,此流程圖表示一方法,其係藉由實施上界方程式方塊以決定一複數絕對值上界限制。於本說明書之描述,一上界方程式電路係被用做於找出一複數絕對值或一二元向量範數之上界限制。此上界限制值提供一檢查方法,其係檢查是否該絕對值指示有溢出情況發生,其中此絕對值係使用一其它方法
(於硬體或一數位訊號處理元件之韌體內積分)計算。此檢查之實施係藉由比較界限值及該利用此第二方法計算而得的絕對值。於圖2之流程圖,一複數的變數33”L”(其係具有最大之絕對值)及變數34”S”(其係具有最小之絕對值)皆由初始步驟22,藉由步驟23之上界方程式,被送出以產生一上界。該上界方程式係利用此二輸入之變數33(“L)、變數34(“S”)及一參數35。該上界方程式更進一步包含了一乘法元素31,其係用作將參數35乘以輸入之變數34以產生一乘法結果,及一加法元素32將乘法元素31的乘法結果相加至輸入之變數33以產生一上界限制輸出36。
應用本發明之實施例至FFT或IFFT的方塊浮點演算法,可偵測出某一階段的動態範圍,且該資料可被統計於下一階段以最大化該動態範圍之利用。故而,截斷雜訊可以被最小化。而且,此上界可被用於偵測該動態範圍以確保沒有溢出情況發生。某些階段下此FFT/IFFT之操作係僅為一個在加法之前或之後的相迴轉,其操作係依據數基及演算法決定。
由於此平方根可能很難計算,本發明係提供一種替代表示法以替換先前技藝所知的較寬鬆界限,其係如下表示:
一複數絕對值之上界近似的實施係由本發明之某一實施例提供,而彈性的解決方案亦可在不脫離本發明之精神與範圍內被推導出。彈性解決方案包含以其它參數替代參
數,例如:一大於參數之數,透過釋放出一計算不易求得之數所需硬體負擔,例如中的0.5。
於本發明之某一實施例,係揭露一種方法,其中此方法係用以決定一複數絕對值之上界。此複數包含一實部及一虛部。對於各部的絕對值係分別地被決定及處理。首先,該複數中擁有最小絕對值之部先被決定。然後,該複數中擁有最大絕對值之部再被決定。最後該最小絕對值及該最大絕對值被輸入至一方程式,其中此方程式係被使用於計算所需的上界,且被用於檢查是否該複數絕對值之計算結果已到溢出狀態。因此,每一個計算複數絕對值之嘗試皆可被檢驗且確保無溢出狀態發生(意即,之後的計算係位於某一特定範圍)。雖然此處所提及之上界主要係用做於一控制溢出的限制值,在允許範圍內,其亦可用於粗略計算該複數絕對值。
於本發明之其它實施例,係揭露一種裝置,此裝置係用於找出複數絕對值的上界。一上界方程式電路包含一加法元素及一乘法元素,其係利用數位電路實施。一第一暫存器之內容(即”S”變數)係用以乘一參數(即,)。此乘法步驟之結果再被加至一第二暫存器之內容(即”L”變數)。然後此加法步驟之結果可被當成該複數絕對值之上界。此第一暫存器之內容為一複數虛部或實部之絕對值,其係為兩部中絕對值較小者之絕對值。此第二暫存器之內容為一複
數虛部或實部之絕對值,其係為兩部中絕對值較大者之絕對值。
在此所述之實施例,可利用其它電腦系統裝置操作,包括手提元件、微處理系統、微處理架構或可程式化消費電子、微電腦及大型電腦等。此實施亦可被操作於分配計算環境,其中此操作係透過網路連接之遠端處理元件實現。
在此所描述之實施例,應理解為可採用於各種電腦應用操作,其包含電腦系統內之資料儲存。這些操作需要有實體數量的存在。通常,雖然為非必然的,這些數量係以電或磁性訊號的型態存在,其中此訊號可被儲存、轉移、合併、比較或操控。進一步地,所實施的操作通常為相乘、辨別、決定或比較。
本實施例之任一操作係為有用的機器操作。本發明亦及於用於實現這些操作的元件或裝置。在此描述之系統及方法可依所需功能建構,例如上述的載波網路,或是一廣用電腦,其係由一電腦程式選擇性地啟動或裝置。尤其是,各種廣用機器可與電腦程式合併使用,其中該電腦程式係依據本發明揭露之內容編寫,亦或是架構一客製化裝置以實施所需操作。
某些實施方式亦可實現成電腦可讀式編碼。該電腦可讀式程式係負載於一電腦可讀式介面。此電腦可讀式介面係為任一資料儲存元件,此元件係可被電腦系統讀取。電腦可讀式介面之範例包括硬體元件·網路附接儲存器(NAS)、僅讀記憶體、隨機存取、CD-ROMs、CD-Rs、
CD-RWs、磁帶及其它光學及非光學資料儲存元件。此電腦可讀式介面亦可被分配至一網路藕合電腦系統,因此該電腦可讀式編碼可藉由分配型態被儲存及被處理。
即使本發明之某些實施例在此已詳細地描述,應了解,對於此領域具有通常知識者,在未脫離本發明之精神及範圍下,可用許多其它方法實現之。因此,本發明之範例及實施方法係為表示用而非限縮本發明,且本發明並不限於此處所提供之細節,但本發明可在申請專利範圍內被調整或被操作。
11‧‧‧方程式,,之線段
12‧‧‧方程式,,之線段
13‧‧‧方程式,sinθ,之線段
14‧‧‧方程式,1-cosθ,之線段
31‧‧‧乘法元素
32‧‧‧加法元素
33‧‧‧變數
34‧‧‧變數
35‧‧‧參數
36‧‧‧上界限制輸出
為求更完整地了解本發明之原理及伴隨之優點,參考文件於此提交以做為以下對應於伴隨圖示之描述,其中:圖1,依據本發明之某一實施例,係為一模擬結果之比較,其係比較四個方程式,其中相位係以Pi(π)正規化。
圖2係為一流程圖,依據本發明之某一實施例,其係表示一種藉由一演算法以近似一上界限制之方法;圖3係為一處理流程圖,依據本發明之某一實施例,其係表示上界限制方程式方塊如何用以決定一複數絕對值的上界限制。
21‧‧‧輸入步驟
22‧‧‧定義步‘驟
23‧‧‧產生上界
24‧‧‧比較
25‧‧‧輸出指示無溢出
26‧‧‧輸出指示有溢出
Claims (20)
- 一種用於近似複數之絕對值或二元向量之範數之上界限制的方法,此方法係包含以下步驟:初始化此複數之實部及虛部之絕對值;依據一上界近似方法,利用一上界方程式產生前述上界限制;及偵測是否有溢出狀態存在;該上界方程式接收一第一變數及一第二變數,其中該第一變數具有該複數之虛部或實部中絕對值較小之部的絕對值;而該第二變數則具有該複數之虛部或實部中絕對值較大之部的絕對值;然後依據該上界近似方法,將此第一變數乘以一參數,再將此相乘結果加至該第二變數,所得結果係為一上界輸出。
- 如申請專利範圍第1項之方法,其更進一步包含當一溢出狀態被偵測得知時,產生一輸出以指示此溢出狀態。
- 如申請專利範圍第1項之方法,其中此複數虛部及實部絕對值係藉由一2’s互補方法獲得,此方法係轉換該虛部及實部之負值至一正值。
- 如申請專利範圍第1項之方法,其中此複數係為正規化。
- 如申請專利範圍第1項之方法,其中此二元向量係為正規化。
- 如申請專利範圍第2項之方法,其中該輸出係為初始化步驟中該複數虛部及實部之絕對值。
- 如申請專利範圍第2項之方法,其中此溢出狀態之偵測係藉對一計算結果比較該上界,其中此計算結果係藉由一第二方法計算此複數之絕對值而獲得。
- 如申請專利範圍第1項之方法,其中該參數為(-1)。
- 如申請專利範圍第1項之方法,其中該參數大於(-1)。
- 如申請專利範圍第1項之方法,其中該參數係大於(-1)且小於0.5。
- 如申請專利範圍第1項之方法,其中此方法係用於一數位廣播系統,包含數位音訊廣播(DAB)系統及/或數位影像廣播(DVB)系統。
- 如申請專利範圍第1項之方法,其中此方法係用於一數位訊號處理(DSP)。
- 一種用於近似一複數絕對值或二元向量範數之一上界限制的裝置,其包含:一比較元素,其係用以比較該複數虛部及實部之絕對值;及一上界方程式電路,其係依據一上界近似方法以輸出一上 界;該上界方程式電路輸出該複數絕對值之上界限制,該上界方程式電路包含一乘法元素,其用以將絕對值較小之部之絕對值乘以一參數,而此乘法動作係依據該上界近似方法以得到一乘積;該上界方程式電路亦包含一加法元素,其用以將該乘積加至前述絕對值較大之部之絕對值。
- 如申請專利範圍第13項之裝置,其中該比較元素更進一步包含一2’s互補電路,以將負值轉換成一正值。
- 如申請專利範圍第13項之裝置,其中該比較元素送出該實部及該虛部,且送出一指示,以定義具有較小絕對值及具有較大絕對值之部。
- 如申請專利範圍第13項之裝置,其中該參數為(-1)。
- 如申請專利範圍第13項之裝置,其中該參數大於(-1)。
- 如申請專利範圍第13項之裝置,其中該參數係大於(-1)且小於0.5。
- 如申請專利範圍第13項之裝置,其中此裝置係用於一數位廣播系統,包含數位音訊廣播系統及/或數位影像廣播系統。
- 如申請專利範圍第13項之裝置,其中該裝置係用於一數位訊號處理器。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/971,148 US8443016B2 (en) | 2008-01-08 | 2008-01-08 | Method and apparatus for approximating an upper-bound limit for an absolute value of a complex number or norm of a two-element vector |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200931909A TW200931909A (en) | 2009-07-16 |
TWI399952B true TWI399952B (zh) | 2013-06-21 |
Family
ID=40845434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097124613A TWI399952B (zh) | 2008-01-08 | 2008-06-30 | 用以近似一複數之絕對值或二元向量之範數的上界限制的方法或裝置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8443016B2 (zh) |
TW (1) | TWI399952B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9015452B2 (en) * | 2009-02-18 | 2015-04-21 | Texas Instruments Incorporated | Vector math instruction execution by DSP processor approximating division and complex number magnitude |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644519A (en) * | 1995-04-07 | 1997-07-01 | Motorola, Inc. | Method and apparatus for a multiply and accumulate circuit having a dynamic saturation range |
US20020147751A1 (en) * | 2001-02-08 | 2002-10-10 | Manish Goel | Circuit for computing the absolute value of complex numbers |
US20040167954A1 (en) * | 2003-02-21 | 2004-08-26 | Infineon Technologies North America Corp. | Overflow detection system for multiplication |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4747067A (en) * | 1986-10-14 | 1988-05-24 | Raytheon Company | Apparatus and method for approximating the magnitude of a complex number |
DE4306590A1 (de) * | 1992-09-21 | 1994-03-24 | Rohde & Schwarz | Digitales Rundfunk-Sendernetz-System |
US6411978B1 (en) * | 1999-05-26 | 2002-06-25 | Infineon Technologies Ag I. Gr. | Mechanism for block floating point FFT hardware support on a fixed point digital signal processor |
-
2008
- 2008-01-08 US US11/971,148 patent/US8443016B2/en not_active Expired - Fee Related
- 2008-06-30 TW TW097124613A patent/TWI399952B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5644519A (en) * | 1995-04-07 | 1997-07-01 | Motorola, Inc. | Method and apparatus for a multiply and accumulate circuit having a dynamic saturation range |
US20020147751A1 (en) * | 2001-02-08 | 2002-10-10 | Manish Goel | Circuit for computing the absolute value of complex numbers |
US20040167954A1 (en) * | 2003-02-21 | 2004-08-26 | Infineon Technologies North America Corp. | Overflow detection system for multiplication |
Also Published As
Publication number | Publication date |
---|---|
US20090177723A1 (en) | 2009-07-09 |
US8443016B2 (en) | 2013-05-14 |
TW200931909A (en) | 2009-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1769334A1 (en) | Complex logarithmic alu | |
CN1606299A (zh) | 校正正交频分复用信号码元的公共相差的装置、方法和程序 | |
CN107135174B (zh) | 信号发送装置、载波相位恢复装置及方法 | |
CN111865862B (zh) | 一种基于cordic算法的ofdm基带信号生成及解调方法 | |
CN110971560B (zh) | 一种qam信号调制方法、装置及电子设备 | |
CN110602012B (zh) | 一种低复杂度16apsk解映射方法及电路 | |
Cao et al. | Simplified LLR algorithm for m‐QAM demodulation | |
TWI399952B (zh) | 用以近似一複數之絕對值或二元向量之範數的上界限制的方法或裝置 | |
CN111949931A (zh) | 用于快速傅立叶变换处理的方法和装置 | |
CN1638375A (zh) | 用于在频域中检测回声的设备、方法和计算机程序 | |
US8064553B2 (en) | Coarse frequency offset estimation in ISDB receivers | |
JPH1198211A (ja) | 情報符号化装置及び情報復号化装置及びそれらの方法 | |
JP2002521918A (ja) | サンプリング位相を決定する方法及び位相検出方法を用いた同期ワード検出方法 | |
CN110300080B (zh) | 一种信号处理方法及装置 | |
JP2006060433A (ja) | 逆フーリエ変換回路及びofdm伝送装置 | |
US7676533B2 (en) | System for executing SIMD instruction for real/complex FFT conversion | |
Knežević et al. | Signal processing for cryptography and security applications | |
KR101086952B1 (ko) | 디지털 케이블 송수신 시스템에서 적응형 부/복호화 장치 | |
JP2004336659A (ja) | Ofdm信号復調装置 | |
US11870452B2 (en) | IQ to phase conversion method and apparatus | |
US8705662B2 (en) | Soft decision method and associated signal receiving system | |
DK1654847T3 (en) | Demodulation method using soft decision for quadrature amplitude modulation and associated apparatus | |
WO2022218265A1 (zh) | 符号发送、接收方法、发送设备、接收设备及存储介质 | |
US10848358B2 (en) | Method and system providing Fourier transform based signal processing with reduced computational complexity | |
JP7158344B2 (ja) | 復調装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |