JP3245884B2 - シフト加減算装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、データのシフト処理を
伴う高精度の加減算処理を高速に実行するシフト加減算
装置に関するものである。

【０００２】

【従来の技術】近年、数値演算の分野ではデータ処理量
の増大に伴って、数値演算を高速に、かつ小規模なハー
ドウエアを用いて処理することが必要となってきてい
る。固定小数点データを扱う場合には特に、オーバーフ
ローによる演算精度の低下が問題となるため、演算器で
オーバーフローが発生した場合には、オーバーフローの
方向に応じて自動的にデータを最小値もしくは最大値に
設定する機能を付加することによって演算精度を保って
いた。この従来のシフト加減算装置としてはたとえば松
下電子工業株式会社 ＭＮ１９０１／ＭＮ１９０９ユー
ザーズマニュアル６ページ記載のブロック図に示されて
いる。

【０００３】以下図面を参照しながら、上記した従来の
シフト加減算装置の一例について説明する。実際には他
にも入出力部等の回路が存在するが、説明の簡単化のた
めに、シフト加減算に関する部分のみを本発明との相違
点を明確にするために構成を若干変えて示している。

【０００４】図４は従来のシフト加減算装置のブロック
図を示すものである。ここでは、際上位ビット（２⁷の
重みを持つビット）を符号ビットとする２の補数体系の
８ビットデータ（２⁷から２⁰までの重みを持つデータで
表現する）を例に挙げて説明する。図４において、１、
２は８ビットの入力データを格納するレジスタ、３は
（図５）に示すようにレジスタ２出力を左または右に算
術シフトし、８ビットのデータを出力するシフタで、右
シフト時には上位側から符号ビットを挿入してシフトを
実行する。４は、加算器７に対して加算または減算の実
行を指示する演算モード制御回路で、減算の実行時には
最下位ビットへのキャリーを１にし、加算の時には０に
する。５は、演算モード制御回路４が加算またはレジス
タ１からシフタ３出力の減算を指示した場合にはレジス
タ１の出力をそのまま出力し、演算モード制御回路４が
シフタ３出力からレジスタ１の減算を指示した場合には
シフタ１の出力の１の補数をとって出力する補数器、６
は、演算モード制御回路４が加算またはシフタ３出力か
らレジスタ１の減算を指示した場合にはシフタ３の出力
をそのまま出力し、演算モード制御回路４がレジスタ１
からシフタ３出力の減算を指示した場合にはシフタ３の
出力の１の補数をとって出力する補数器、７は演算モー
ド制御回路４出力の最下位ビットへのキャリー（Ｃ）と
補数器５と補数器６との加算を実行する加算器、８は、
シフタ３の出力が最上位ビットを符号ビットとする８ビ
ットデータで表現できない場合にレジスタ２の符号によ
って正、負方向のオーバーフローを検出し、シフタでオ
ーバーフローが発生しない時に加算器６の出力が最上位
ビットを符号とする８ビットデータで表現できない場合
に加算器６の出力の符号によって、正、負方向のオーバ
ーフローを検出するオーバーフロー検出回路、９は、オ
ーバーフロー検出回路７がシフタ３または加算器６の負
方向へのオーバーフローを検出した場合には最小値
（Ｘ’ＦＦ’）を出力し、シフタ３または加算器６の正
方向のオーバーフローを検出した場合には最大値（Ｘ’
７Ｆ）を出力する最大値最小値回路である。

【０００５】以上のように構成された従来のシフト加減
算装置について、以下その動作について説明する。 ＜演算＞まずレジスタ２に格納されたデータに対してシ
フタ３で、ｎビットのシフトを実行する。シフト結果は
図５に示すように、８ビットのデータとして出力され
る。

【０００６】補数器５では、演算モード制御回路４が加
算またはレジスタ１からシフタ３出力の減算を指示した
場合にはレジスタ１の出力をそのまま出力し、演算モー
ド制御回路４がシフタ３出力からレジスタ１の減算を指
示した場合にはレジスタ１の出力の１の補数をとって出
力される。

【０００７】一方、補数器６では、演算モード制御回路
４が加算またはシフタ３出力からレジスタ１の減算を指
示した場合にはシフタ３の出力をそのまま出力し、演算
モード制御回路４がレジスタ１からシフタ３出力の減算
を指示した場合にはシフタ１の出力の１の補数をとって
出力される。

【０００８】また、演算モード制御回路４で、減算を指
示する場合には最下位ビットへのキャリー（Ｃ）を１に
セットする。

【０００９】次に、加算器７で、補数器５の出力と、補
数器６の出力と演算モード制御回路４の出力である最下
位ビットへのキャリー（Ｃ）を加算する。 ＜最大値最小値設定＞オーバーフロー検出回路８は、次
に示す場合にオーバーフローを検出する。1)シフタ３の
オーバーフロー 左シフトを実行した際に2⁷ビットより上位側に符号ビッ
ト以外のビットがシフトアウトされた場合（シフト結果
の2⁷ビット以上のビットの排他的論理和が１） 例１）・正方向のオーバーフロー 00100001 を左に３ビットシフトすると、00100001000 2⁷ビット以上のビットが 0010となるため、オーバーフ
ロー ・負方向のオーバーフロー 10100001 を左に３ビットシフトすると、10100001000 2⁷ビット以上のビットが 1010となるため、オーバーフ
ロー 2)加算器のオーバーフロー 加算を実行した際に2⁷を符号とするデータで結果が表現
できない場合（2⁷からのキャリーと2⁶からのキャリーの
排他的論理和が１） 例２）・正方向のオーバーフロー 01000000 + 01000000 = 10000000 2⁷からのキャリーが０、2⁶からのキャリーが１ ・負方向のオーバーフロー 10000000 + 11111111 = 101111111 2⁷からのキャリーが１、2⁶からのキャリーが０ 最大値最小値回路９は、オーバーフロー検出回路が正方
向のオーバーフローを検出した場合には、最大値(b'011
11111')を出力し、負方向のオーバーフローを検出した
場合には最小値(b'11111111')を出力し、その他の場合
には加算器の出力をそのまま出力する。

【００１０】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、演算モードにかかわらず一旦シフタでオ
ーバーフローが発生するとシフタに入力したデータの符
号によって加算器の出力側に付加した最大値最小値設定
回路８が最大値または最小値を出力するので、シフト付
きの減算を実行した時にシフタでオーバーフローが発生
した場合には、例３に示すように、シフト演算結果が正
の方向にオーバーフローしたにもかかわらず、最小値を
出力したり、例４に示すように負の方向にオーバーフロ
ーしたにもかかわらず、最大値を出力する場合があっ
た。また、例５に示すようにシフタで発生したオーバー
フローが加算器での演算によってオーバーフローしない
値になる場合にも、最大値または最小値を出力してしま
うという問題点を有していた。

【００１１】 例３）・b'10111111'を左に２ビットシフト → b'1011111100' シフト演算結果は負の方向にオーバーフロー ・b'00000100'からシフト結果を減算 → b'00000100' - b'1011111100' = b'0100001000' 演算結果は正の方向にオーバーフロー 例４）・b'01111111'を左に２ビットシフト → b'0111111100 シフト演算結果は正の方向にオーバーフロー ・b'00000100'からシフト結果を減算 → b'00000100' - b'0111111100' = b'1000001000' シフト演算結果は負の方向にオーバーフロー 例５）・b'10000000'を左に１ビットシフト → b'100000000' シフト演算結果は負の方向にオーバーフロー ・b'01111111'とシフト結果を加算 → b'01111111' + b'100000000' = b'111111111' シフト演算結果、2⁷ビットを符号とする８ビットデータ
で表現可能（オーバーフローしない） 本発明は上記問題点に鑑み、オーバーフローに対して正
確に最大値または最小値を設定するシフト加減算装置を
提供することを目的とする。

【００１２】また、シフタで右シフトを実行した場合に
は、下位ビット側に桁落ちした（シフトアウトされた）
データを無視して加減算を実行するため、常に切捨てが
実行されるという問題点を有していた。

【００１３】本発明は上記問題点に鑑み、右シフト時に
桁落ちしたデータが最下位ビットの1/2より大きい場合
には切上げを実行し、それ未満の時には切捨てを実行
し、ちょうど1/2の時はゼロ方向への丸めを実行するシ
フト加減算装置を提供することを目的とする。

【００１４】

【課題を解決するための手段】上記問題点を解決するた
めに、本願請求項１記載のシフト加減算装置は、ｍビッ
トからなる２つのデータＡ、Ｂを入力とし、前記データ
Ｂを算術シフトし上位側に１ビット付加したｍ＋１ビッ
トで構成されるデータＢ’として出力するシフタと、前
記データＡと前記データＢ’を入力とし加算または減算
を行いｍビットのデータを出力する加減算器と、前記加
減算器に演算モードを指示する演算モード制御回路と、
前記シフタでの算術左シフト結果がオーバーフローしｍ
＋１ビットでは正しく表現出来なくなった場合または前
記加減算器での演算結果がオーバーフローしｍビットで
は正しく表現出来なくなった場合にこれを検出するオー
バーフロー検出回路と、前記オーバーフロー検出回路が
前記シフタでのオーバーフローを検出し前記演算モード
制御回路が前記データＡ＋前記データＢ’または前記デ
ータＢ’− 前記データＡを指示した場合で前記データ
Ｂが正数の場合には前記加減算器での演算結果にかかわ
らず最大値を出力することを指示し、前記オーバーフロ
ー検出回路が前記シフタでのオーバーフローを検出し前
記演算モード制御回路が前記データＡ＋前記データＢ’
または前記データＢ’− 前記データＡを指示した場合
で前記データＢが負数の場合には前記加減算器での演算
結果にかかわらず最小値を出力することを指示し、前記
オーバーフロー検出回路が前記シフタでのオーバーフロ
ーを検出し前記演算モード制御回路が前記データA−前
記データＢ’を指示した場合で前記データＢが正数の場
合には前記加減算器での演算結果にかかわらず最小値を
出力することを指示し、前記オーバーフロー検出回路が
前記シフタでのオーバーフローを検出し前記演算モード
制御回路が前記データA−前記データＢ’を指示した場
合でデータＢが負数の場合には前記加減算器での演算結
果にかかわらず最大値を出力することを指示し、前記オ
ーバーフロー検出回路が前記シフタでのオーバーフロー
を検出せず前記加減算器で正方向へのオーバーフローを
検出した場合には最大値を出力することを指示し、前記
オーバーフロー検出回路が前記シフタでのオーバフロー
を検出せず前記加減算器での負方向へのオーバーフロー
を検出した場合には最小値を出力することを指示する最
大値最小値指示回路と、前記加減算器出力に接続され、
前記最大値最小値指示 回路から最大値もしくは最小値出
力の指示があった場合にはその指示に応じてｍビットで
表現される最大値、最小値を出力し、指示がない場合に
は前記加減算器での演算結果を出力する最大値最小値回
路という構成を備えたものである。また請求項２記載の
シフト加減算装置は、シフト加減算装置において前記加
減算器が最下位ビットにキャリーイン入力を持つ加算器
と前記シフタ出力に接続され１の補数処理を行う補数器
とから構成され、さらに前記シフタで算術右シフトを実
行した時に下位側にシフトアウトされて切り捨てられた
ビットの最上位ビットが１の場合には丸め処理を指示す
る丸め指示回路と、前記演算モード制御回路が前記デー
タＡ＋前記データＢ’の演算すなわち前記補数器に対し
ては補数処理をしないことを指示しかつ前記丸め指示回
路が丸めを指示した場合、及び前記演算モード制御回路
が前記データＡ−前記データＢ’の演算すなわち前記補
数器に対して補数処理をすることを指示しかつ前記丸め
指示回路が丸めを指示しない場合にのみ前記キャリーイ
ン入力を１とする論理回路とを有することを特徴とする
ものである。

【００１５】

【作用】本発明は上記した構成によってシフタでオーバ
ーフローが発生した場合には、加算器で加算を実行する
か減算を実行するかによって最大値最小値指示回路が最
大値最小値回路が出力する値を指示するするため、常に
シフト加減算結果のオーバフローに対応した値が出力さ
れることとなる。

【００１６】また、シフタは上位側に１ビット以上のデ
ータを付加したデータを出力し、この出力と他のデータ
の加算または減算を実行するため、一旦シフタで発生し
たオーバーフローがその後に連続する加減算によって、
オーバーフローしない値にもどる場合も正確に演算を実
行することとなる。

【００１７】

【実施例】以下本発明の一実施例のシフト加減算装置に
ついて、図面を参照しながら説明する。図１は本発明の
実施例におけるシフト加減算装置の構成図を示すもので
ある。図１において、図４と同一構成要素については同
一番号を付す。ここでは、従来例と同様に、最上位ビッ
ト（２⁷の重みを持つビット）を符号ビットとする２の
補数体系の８ビットデータ（２⁷から２⁰までの重みを持
つデータで表現する）を例に挙げて説明する。図１にお
いて、３ａは図２に示すようにレジスタ２出力を左また
は右に算術シフトし、９ビットのデータを出力するシフ
タで、右シフト時には上位側から符号ビットを挿入して
シフトを実行する。７ａは補数器５の出力を上位側に１
ビット符号拡張した９ビットのデータと補数器６の出力
である９ビットのデータと、演算モード制御回路４出力
の最下位からのキャリービットを加算する加算器、８ａ
は、シフタ３の出力が最上位ビットを符号ビットとする
９ビットデータで表現できない場合にレジスタ２の符号
によって正、負方向のオーバーフローを検出し、シフタ
でオーバーフローが発生しない時に加算器７ａの出力が
最上位ビットを符号とする８ビットデータで表現できな
い場合に加算器７ａの出力の符号によって、正、負方向
のオーバーフローを検出するオーバーフロー検出回路、
１０はオーバーフロー検出回路８ａがシフタのオーバー
フローを検出し、演算モード制御回路４が加算またはシ
フタ３ａ出力からレジスタ１の減算を指示した場合でレ
ジスタ２の出力が正数の場合には最大値を出力すること
を指示し、シフタオーバーフロー検出回路８ａがシフタ
のオーバーフローを検出し、演算モード制御回路４が加
算またはシフタ３出力からレジスタ１の減算を指示した
場合でレジスタ２出力が負数の場合には最小値を出力す
ることを指示し、オーバーフロー検出回路８ａがシフタ
のオーバーフローを検出し、演算モード制御回路４がレ
ジスタ１からシフタ３出力の減算を指示した場合でレジ
スタ２出力が正数の場合には最小値を出力することを指
示し、オーバーフロー検出回路８ａがシフタのオーバー
フローを検出し、演算モード制御回路がレジスタ１から
シフタ３出力の減算を指示した場合でレジスタ２出力が
負数の場合には最大値を出力することを指示し、オーバ
ーフロー検出回路８ａがシフタのオーバーフローを検出
しない場合に加算器のオーバーフローを検出し、加算器
７出力が正数の場合には最大値を出力することを指示
し、オーバーフロー検出回路８ａがシフタのオーバーフ
ローを検出しない場合に加算器のオーバーフローを検出
し、加算器出力が負数の場合には最小値を出力すること
を指示する最小値最大値指示回路、１１は最大値最小値
指示回路１０出力が最大値を出力することを指示した場
合には最大値（ｘ’７Ｆ’）を出力し、最大値最小値指
示回路１０出力が最小値を出力することを指示した場合
には最小値（ｘ’ＦＦ’）を出力する最大値最小値回路
である。

【００１８】以上のように構成されたシフト加減算装置
について動作を説明する前に、本発明の最大値最小値設
定について説明する。 ＜最大値最小値設定＞２つの入力Ａ、Ｂに対して、Ｂを
シフトして（以下では、シフト結果をＢ’とする）Ａと
加減算する場合Ａ±Ｂ’またはＢ’−Ａについて説明す
る。

【００１９】２つのデータの範囲は −２⁷≦Ａ≦２⁷−１ −２⁷≦Ｂ≦２⁷−１ であり、Ｂに対してｎビットシフトを実行したデータ
Ｂ’は （−２⁷）×２ⁿ≦Ｂ’≦（２⁷−１）×２ⁿ である。（−∞＜ｎ＜∞） したがって、−∞＜Ｂ’＜∞ 以上のデータ範囲より、Ａ±Ｂ’またはＢ’−Ａを精度
を落とすことなく演算しておき、その演算結果に対して
データを８ビットで表現するための最大値最小値設定を
行うためには、無限の精度のシフタと加減算器が必要と
なる。

【００２０】ところが演算を詳細に調査すると、以下の
結果が得られる。 (1)Ｂ’で正方向のオーバーフローが発生した場合 a)Ａ＋Ｂ’に関して Ａ≧０ならば、演算結果は常に正のオーバーフロー Ａ＜０ならば、−２⁷≦Ａであるため、Ｂ’≦２⁷＋２⁷
−１ すなわちＢ’≦２⁸−１ならば、シフタで一旦オーバー
フローが発生しても、その後の加減算によってオーバー
フローしないデータにもどる場合がある。

【００２１】 Ｂ’＞２⁸−１ならば、常に正のオーバーフロー b)Ａ−Ｂ’に関して Ａ＜０ならば、演算結果は常に負のオーバーフロー Ａ≧０ならば、Ａ≦２⁷−１であるため、Ｂ’≦２⁷−１
＋２⁷ すなわちＢ’≦２⁸−１ならば、シフタで一旦オーバー
フローが発生しても、その後の加減算によってオーバー
フローしないデータにもどる場合がある。

【００２２】 Ｂ’＞２⁸−１ならば、常に負のオーバーフロー c)Ｂ’−Ａに関して Ａ＜０ならば、演算結果は常に正のオーバーフロー Ａ≧０ならば、Ａ≦２⁷−１であるため、Ｂ’≦２⁷−１
＋２⁷−１ すなわちＢ’≦２⁸−１ならば、シフタで一旦オーバー
フローが発生しても、その後の加減算によってオーバー
フローしないデータにもどる場合がある。

【００２３】Ｂ’＞２⁸−１ならば、常に正のオーバー
フロー (2)Ｂ’で負方向のオーバーフローが発生した場合 a)Ａ＋Ｂ’に関して Ａ＜０ならば、演算結果は常に負のオーバーフロー Ａ≧０ならば、Ａ≦２⁷−１であるため Ｂ’≧−（２⁷−１）−２⁷ すなわちＢ’≧−２⁸＋１ならば、シフタで一旦オーバ
ーフローが発生しても、その後の加減算によってオーバ
ーフローしないデータにもどる場合がある。

【００２４】 Ｂ’＜−２⁸＋１ならば、常に負のオーバーフロー b)Ａ−Ｂ’に関して Ａ≧０ならば、演算結果は常に正のオーバーフロー Ａ＜０ならば、Ａ≧−２⁷であるため、Ｂ’≧−（２⁷＋
２⁷−１） すなわちＢ’≧−２⁸＋１ならば、シフタで一旦オーバ
ーフローが発生しても、その後の加減算によってオーバ
ーフローしないデータにもどる場合がある。

【００２５】 Ｂ’＜−２⁸＋１ならば、常に正のオーバーフロー c)Ｂ’−Ａに関して Ａ≧０ならば、演算結果は常に負のオーバーフロー Ａ＜０ならば、Ａ≧−２⁷であるため、Ｂ’≧−２⁷−２
⁷ すなわちＢ’≧−２⁸ならば、シフタで一旦オーバーフ
ローが発生しても、その後の加減算によってオーバーフ
ローしないデータにもどる場合がある。

【００２６】 Ｂ’＜−２⁸ならば、常に負のオーバーフロー 以上の結果より、次の事実が得られる。 ・シフト結果を少なくとも上位側に１ビット付加して２
⁸まで保持したデータに対して加減算を実行することに
よって、シフタで発生したオーバーフローがその後の加
減算によってオーバーフローしないデータにもどる場合
も正確に実現可能である。 ・シフタで２⁸ビットより上位にオーバーフローが発生
した場合には、オーバーフローを発生したデータの符号
（シフタでのオーバーフローの方向）と、演算モード
（Ａ−Ｂ’かＡ＋Ｂ’かＢ’−Ａか）によって、加算器
の出力の符号を一意に決定できるため、加算器出力に対
する最大値最小値設定が正確に実現可能である。

【００２７】以下上記の事実に基づいて図１及び図２を
用いてシフト加減算装置の動作を説明する。 ＜演算＞まずレジスタ２に格納されたデータに対してシ
フタ３ａで、ｎビットのシフトを実行する。シフト結果
は図２に示すように、９ビットのデータとして出力され
る。

【００２８】補数器５では、演算モード制御回路４が加
算またはレジスタ１からシフタ３ａ出力の減算を指示し
た場合にはレジスタ１の出力をそのまま出力し、演算モ
ード制御回路４が シフタ３ａ出力からレジスタ１の
減算を指示した場合にはシフタ１の出力の１の補数をと
って出力される。

【００２９】一方補数器６では、演算モード制御回路４
が加算またはシフタ３ａ出力からレジスタ１の減算を指
示した場合にはシフタ３ａの出力をそのまま出力し、演
算モード制御回路４がレジスタ１からシフタ３ａ出力の
減算を指示した場合にはシフタ１の出力の１の補数をと
って出力される。

【００３０】また、演算モード制御回路４で減算を指示
した場合には最下位ビットへのキャリーを１にセットす
る。

【００３１】次に、加算器７ａで、補数器５の出力と、
補数器６の出力と演算モード制御回路４出力の最下位ビ
ットへのキャリーを加算する。 ＜最大値最小値指示＞オーバーフロー検出回路８ａは、
次に示す場合にオーバーフローを検出する。1)シフタ３
ａのオーバーフロー左シフトを実行した際に2⁸ビットよ
り上位側に符号ビット以外のビットがシフトアウトされ
た場合（シフト結果の2⁸ビット以上のビットの排他的論
理和が１）。

【００３２】 例６）・正方向のオーバーフロー 00100001 を左に３ビットシフトすると、00100001000 ２⁸ビット以上のビットが 001 となるため、オーバーフロー ・負方向のオーバーフロー 10100001 を左に３ビットシフトすると、10100001000 ２⁸ビット以上のビットが 101 となるため、オーバーフロー ・ただし、00100001 を左に２ビットシフトしても 0010000100となり、２⁸ビット以上のビットが 00 であるため、オーバーフ ローではない。 2)加算器のオーバーフロー 加算を実行した最に２⁷を符号とするデータで結果が表
現できない場合 （出力の２⁸ビットと、出力の２⁷ビットとの排他的論理
和が１） また、最大値最小値指示回路１０は、オーバーフロー検
出回路８ａが検出したオーバーフローに対して次の条件
で最大値を出力することを指示する。以下では、シフタ
３ａ出力をＢ’とし、レジスタ１出力をＡとする。

【００３３】・演算モード制御回路４がＡ＋Ｂ’または
Ｂ’−Ａを指示した場合でシフタで正のオーバーフロー
（Ｂが正数）発生 ・演算モード制御回路４がＡ−Ｂ’を指示した場合でシ
フタで負のオーバーフロー（Ｂが負数）発生 ・シフタでオーバーフローを発生しない場合に加算器７
ａで正のオーバフロー発生

【００３４】 ・演算モード制御回路４がＡ＋Ｂ’またはのＢ’−Ａを
指示した場合でシフタで負のオーバーフロー（Ｂが負
数）発生 ・演算モード制御回路４がＡ−Ｂ’を指示した場合でシ
フタで正のオーバーフロー（Ｂが正数）発生 ・シフタでオーバーフローを発生しない場合に加算器７
ａで負のオーバーフロー発生 ＜最大値最小値設定＞最大値最小値回路１１は、最大値
最小値指示回路が最大値を指示した場合には、最大値
(b'01111111')を出力し、最小値を指示した場合には最
小値(b'11111111')を出力し、その他の場合には加算器
の出力をそのまま出力する。

【００３５】以上のように本実施例によれば、シフタが
有効桁数より上位側に１ビット以上データを多く出力す
る構成にし、シフタで発生したオーバーフローに関して
は加算器での演算モードとオーバーフローの方向を考慮
して、最大値最小値設定を行う最大値最小値回路を設け
ることにより、小さいハードウエアで無限大の精度でシ
フト加減算を実行した後に最大値最小値設定を行うのと
同様の演算結果を得ることができる。

【００３６】以下本発明の第２の実施例について図面を
参照しながら説明する。図３は本発明の第２の実施例を
示すシフト加減算装置の構成図である。図３において、
図１と同一構成要素については同一番号を付す。 ここ
では、従来例と同様に、最上位ビット（２⁷の重みを持
つビット）を符号ビットとする２の補数体系の８ビット
データ（２⁷から２⁰までの重みを持つデータで表現す
る）を例に挙げて説明する。図３において、７ｂは、後
述の丸め指示回路１２の出力と演算モード制御回路４出
力の最下位ビットへのキャリーの排他的論理和とレジス
タ１と補数器６の出力を加算する加算器、１２はシフタ
３ａの右シフト時に下位側にシフトアウトされて切捨て
られたビットの最上位ビットすなわち、シフタ出力の２
^-1に位置するビット（以下丸めビットと呼ぶ）が１の時
に丸めのための加算を指示する信号を１にし、他の場合
に０にする丸め指示回路である。

【００３７】図１と異なるのは演算をレジスタ１とシフ
タ出力の加算及びレジスタ１からシフタ出力の減算に限
定するとともに、シフタの下位側にシフトアウトされた
データの最上位ビットを保持する丸め指示回路１２を設
け、丸め情報を含めた加算器７ｂへの最下位ビットへの
キャリーを生成するために、丸め指示回路１２出力と演
算モード制御回路で指示したキャリービットとの排他的
論理和をとる回路を設けた点である。

【００３８】以上のように構成されたシフト加減算装置
について動作を説明する前に、本発明の丸め方式ついて
切上げ、切捨てが発生する場合のそれぞれについて例を
挙げて説明する。 ＜切上げ＞データＡ 00000001 と、データＢ 01000101
を３ビット右にシフトしたデータＢ’の加減算を実行す
る場合について説明する。

【００３９】データ 01000101 を３ビット右にシフトす
ると、下位３ビット 101 が切り捨てられて、00001000
がシフタ出力として得られる。101 は最下位ビット２⁰
ビットの１／２以上の数であるため、シフタ出力を切り
上げるために最下位ビットに1を加算することになる。

【００４０】 この演算は、最下位からのキャリーを１にしてデータ
ＡとデータＢの加算を実行した場合と等価である。

【００４１】

【００４２】この演算は、最下位からのキャリーを０に
してデータＡと、シフタ出力（Ｂ’）の反転を加算をし
た場合と等価である。 ＜切捨て＞データＡ 00000001 と、データＢ 01000010
を３ビット右にシフトしたデータＢ’の加減算を実行す
る場合について説明する。

【００４３】データ 01000010 を３ビット右にシフトす
ると、下位３ビット 010 が切捨てられて、00001000が
シフタ出力として得られる。010 は最下位ビット２⁰ビ
ットの１／２未満の数であるため、シフタ出力を切り捨
てる。 (1)加算時 この演算は、丸めなしの加算と等価である。 (2)減算時 ∧Ｂ’は、Ｂ’の１の補数を表す。

【００４４】この演算は、丸めなしの減算と等価であ
る。以下上記の事実に基づいて図１及び図２を用いてシ
フト加減算装置の動作を説明する。＜丸め付き演算＞ま
ずレジスタ２に格納されたデータに対してシフタ３ａ
で、ｎビットのシフトを実行する。シフト結果は図２に
示すように、９ビットのデータとして出力される。

【００４５】補数器６では、演算モード制御回路４が加
算を指示した場合にはシフタ３ａの出力をそのまま出力
し、演算モード制御回路４がレジスタ１からシフタ３出
力の減算を指示した場合にはシフタ３ａの出力の１の補
数をとって出力される。

【００４６】一方、丸め指示回路１２では、丸めビット
を保持し、このビットにより丸めのための加算を指示す
る。（ただし、丸めビットは左シフト時には常にゼ
ロ。）次に、演算モード制御回路４で出力した最下位ビ
ットへのキャリーと丸め指示回路１２出力の排他的論理
和（以下この出力をＣ’とする）をとって、加算器７ｂ
でレジスタ１と補数器６の出力とＣ’との加算を実行す
る。 ＜最大値最小値指示＞第１の実施例に同じ。 ＜最大値最小値設定＞第１の実施例に同じ。

【００４７】以上のように本実施例によれば、シフタで
右シフトを実行する際に桁落ちしたデータの最上位ビッ
トと、減算時に生成する加算器の最下位ビットへのキャ
リーの２つの情報を用いて実際に加算器に入力する最下
位ビットへのキャリーを決定するだけで、大きいハード
ウエアを付加することなく丸めを含めた加減算を実行す
ることができ、常に演算の精度を最下位ビットの1/2に
保って演算を行うことができる。

【００４８】なお、第１、第２の実施例において、シフ
タ３ａを、８ビットのデータの上位側に１ビットのデー
タを付加した９ビットのデータを出力する構成とした
が、２ビット以上のデータを付加したデータを出力する
ｋビット（ｋ＞９）の構成として、シフタで発生するオ
ーバーフローを、ｋビット以上の排他的論理和としても
よい。

【００４９】

【発明の効果】以上のように本願請求項１記載の発明に
よれば、ｍビットの入力データを算術シフトしその結果
を上位側に１ビット付加したｍ＋１ビットデータで出力
するシフタと、ｍ＋１ビットの入力を持ちｍビットの出
力を持つ加減算器と、前記シフタでの算術左シフト結果
がオーバーフローしｍ＋１ビットでは正しく表現出来な
くなった場合または前記加減算器での演算結果がオーバ
ーフローしｍビットでは正しく表現出来なくなった場合
にこれを検出するオーバーフロー検出回路と、前記加減
算器出力に接続され最大値もしくは最小値を出力する最
大値最小値回路と設け、前記シフタでの算術左シフトで
オーバーフローが発生した場合にはこれに続く前記加減
算器での演算処理を行ってもその結果がｍビット内に収
まることは無いので直ちにオーバーフローと判断し前記
最大値最小値回路から最大値もしくは最小値を出力し、
前記シフタでオーバーフローが発生しなかった場合には
前記加減算器で演算を行いこの結果がオーバーフローし
た場合には前記最大値最小値回路から最大値もしくは最
小値を出力する。これにより前記最大値最小値回路から
出力される値は、無限ビットの出力を持つシフタとこれ
に接続され入力は無限ビット出力はｍビットの加減算器
での演算を行った後にオーバーフロー判断を行い、オー
バーフローが発生した場合にはｍビットで表現できる最
大値もしくは最小値を出力する場合と等価なものとなり
その効果は極めて大である。 また、請求項２の発明によ
れば、前記加減算器を１の補数器と最下位からのキャリ
ーインビットを持つ加算器で構成し、前記シフタで下位
側にシフトアウトされて切り捨てられたビットの最上位
ビットと演算モード制御回路の出力からキャリーインビ
ットを生成することにより、１ビットのキャリーイン入
力だけを持つ加算器で１の補数から２の補数を生成する
処理と丸め処理を等価的に同時に処理することが実現で
きることになりその効果は極めて大である。

【図面の簡単な説明】

【図１】本発明の第１の実施例におけるシフト加減算装
置の構成図である。

【図２】同実施例におけるシフタ入出力関係説明のため
のシフタ例を示す図である。

【図３】本発明の第２の実施例におけるシフト加減算装
置の構成図である。

【図４】従来のシフト加減算装置の構成図である。

【図５】従来のシフタ動作説明のためのシフタの入出力
図である。

【符号の説明】

１、２ レジスタ ３、３ａ シフタ ４ 演算モード制御回路 ５、６ 補数器 ７、７ａ、７ｂ 加算器 ８、８ａ オーバーフロー検出回路 ９、１１ 最大値最小値回路 １０ 最大値最小値指示回路 １２ 丸め指示回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 7/38 G06F 7/00

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ｍビットからなる２つのデータＡ、Ｂを
   入力とし、前記データＢを算術シフトし上位側に１ビッ
   ト付加したｍ＋１ビットで構成されるデータＢ’として
   出力するシフタと、前記データＡと前記データＢ’を入
   力とし加算または減算を行いｍビットのデータを出力す
   る加減算器と、前記加減算器に演算モードを指示する演
   算モード制御回路と、前記シフタでの算術左シフト結果
   がオーバーフローしｍ＋１ビットでは正しく表現出来な
   くなった場合または前記加減算器での演算結果がオーバ
   ーフローしｍビットでは正しく表現出来なくなった場合
   にこれを検出するオーバーフロー検出回路と、前記オー
   バーフロー検出回路が前記シフタでのオーバーフローを
   検出し前記演算モード制御回路が前記データＡ＋前記デ
   ータＢ’または前記データＢ’− 前記データＡを指示
   した場合で前記データＢが正数の場合には前記加減算器
   での演算結果にかかわらず最大値を出力することを指示
   し、 前記オーバーフロー検出回路が前記シフタでのオーバー
   フローを検出し前記演算モード制御回路が前記データＡ
   ＋前記データＢ’または前記データＢ’− 前記データ
   Ａを指示した場合で前記データＢが負数の場合には前記
   加減算器での演算結果にかかわらず最小値を出力するこ
   とを指示し、前記オーバーフロー検出回路が前記シフタ
   でのオーバーフローを検出し前記演算モード制御回路が
   前記データA−前記データＢ’を指示した場合で前記デ
   ータＢが正数の場合には前記加減算器での演算結果にか
   かわらず最小値を出力することを指示し、前記オーバー
   フロー検出回路が前記シフタでのオーバーフローを検出
   し前記演算モード制御回路が前記データA−前記データ
   Ｂ’を指示した場合でデータＢが負数の場合には前記加
   減算器での演算結果にかかわらず最大値を出力すること
   を指示し、前記オーバーフロー検出回路が前記シフタで
   のオーバーフローを検出せず前記加減算器で正方向への
   オーバーフローを検出した場合には最大値を出力するこ
   とを指示し、前記オーバーフロー検出回路が前記シフタ
   でのオーバフローを検出せず前記加減算器での負方向へ
   のオーバーフローを検出した場合には最小値を出力する
   ことを指示する最大値最小値指示回路と、前記加減算器
   出力に接続され、前記最大値最小値指示回路から最大値
   もしくは最小値出力の指示があった場合にはその指示に
   応 じてｍビットで表現される最大値、最小値を出力し、
   指示がない場合には前記加減算器での演算結果を出力す
   る最大値最小値回路とを有することを特徴とするシフト
   加減算装置。
2. 【請求項２】 請求項１記載のシフト加減算装置におい
   て前記加減算器が最下位ビットにキャリーイン入力を持
   つ加算器と前記シフタ出力に接続され１の補数処理を行
   う補数器とから構成され、さらに前記シフタで算術右シ
   フトを実行した時に下位側にシフトアウトされて切り捨
   てられたビットの最上位ビットが１の場合には丸め処理
   を指示する丸め指示回路と、前記演算モード制御回路が
   前記データＡ＋前記データＢ’の演算すなわち前記補数
   器に対しては補数処理をしないことを指示しかつ前記丸
   め指示回路が丸めを指示した場合、及び前記演算モード
   制御回路が前記データＡ−前記データＢ’の演算すなわ
   ち前記補数器に対して補数処理をすることを指示しかつ
   前記丸め指示回路が丸めを指示しない場合にのみ前記キ
   ャリーイン入力を１とする論理回路とを有することを特
   徴とするシフト加減算装置。