KR970056130A - 비트에러율 예측기 - Google Patents
비트에러율 예측기 Download PDFInfo
- Publication number
- KR970056130A KR970056130A KR1019950067781A KR19950067781A KR970056130A KR 970056130 A KR970056130 A KR 970056130A KR 1019950067781 A KR1019950067781 A KR 1019950067781A KR 19950067781 A KR19950067781 A KR 19950067781A KR 970056130 A KR970056130 A KR 970056130A
- Authority
- KR
- South Korea
- Prior art keywords
- received signal
- bit
- output
- energy
- error rate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
디지탈 무선통신 시스템의 비트에러율 예측기에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
수신신호의 에너지와 잡음전력을 이용하여 수신신호의 비트에러율을 예측하는 장치를 구현한다.
3. 본 발명에 따른 비트에러율 예측기는 미리 설정된 비트구간동안에 수신된 신호들의 에너지를 계산하는 에너지 계산수단과, 상기 비트구간동안에 수신된 신호들의 잡음전력을 계산하는 잡음전력 계산수단과, 상기 계산된 에너지와 잡음전력을 이용하여 수신신호의 에너지 대 잡음비를 계산하는 에너지 대 잡음비 계산수단과, 다수의 에너지 대 잡음비에 대응하는 다수의 비트에러율을 저장하고 있으며, 상기 에너지 대 잡음비 계산수단에 의해 수신신호의 에너지 대 잡음비가 계산되어 출력될 시 다수의 비트에러율 중 해당하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로 한다.
4. 발명의 중요한 용도
집적화가 용이하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 비트에러율 예측기의 구성을 보여주는 도면.
제3도는 제2도에서 평균치계산기의 구성을 보다 상세하게 보여주는 도면.
Claims (9)
- 디지털 무선통신 시스템에서 수신신호의 비트에러율을 예측하는 비트에러율 예측기에 있어서, 미리 설정된 비트구간동안에 수신된 신호들의 에너지를 계산하는 에너지 계산수단과 상기 비트구간동안에 수신된 신호들의 잡음전력을 계산하는 잡음전력 계산수단과, 상기 계산된 에너지와 잡음전력을 이용하여 수신신호의 에너지 대잡음비를 계산하는 에너지 대 잡음비 계산수단과, 다수의 에너지 대 잡음비에 대응하는 다수의 비트에러율을 저장하고 있으며, 상기 에너지 대 잡음비 계산수단에 의해 수신신호의 에너지 대 잡음비가 계산되어 출력될 시 다수의 비트에러율중 해당하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로하는 비트에러율 예측기.
- 디지탈 무선 통신 시스템에서 수신신호의 비트에러율을 예측하는 비트에러율 예측기에 있어서, 수신신호의 크기를 비트단위로 계산하여 출력하는 수신신호 크기계산수단과, 상기 수신신호 크기 계산수단의 출력을 미리 설정한 비트구간동안 누적가산한 후 상기 설정된 비트구간의 수로 제산함으로써 비트당 수신신호의 평균크기를 계산하는 수신신호 평균크기 계산기와, 상기 수신신호 평균크기 계산기의 출력을 자승함으로써 비트당 수신신호의 에너지를 출력하는 자승기와, 상기 수신신호 크기 계산수단으로부터의 출력을 상기 설정된 비트구간동안 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하고 그 감산결과들을 누적가산한 후 상기 설정된 비트구간의 수로 제산하므로써 비트당 수신신호에 포함된 잡음전력을 계산하는 잡음전력 계산기와, 상기 자승기로부터 출력된 비트당 수신신호의 에너지와 상기 잡음 전력 계산기로부터 출력된 비트당 잡음전력을 이용하여 비트당 에너지 대 잡음비를 계산하는 에너지 대 잡음비 계산기와, 다수의 비트에러율을 저장하고 있으며 상기 계산된 에너지 대 잡음비의 대응하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로하는 비트에러율 예측기.
- 제2항에 있어서, 상기 수신신호 평균크기 계산기는 상기 수신신호 크기 계산수단의 출력을 절대치화하는 절대치 연산기와, 상기 절대치 연산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트 구간마다 덤프하여 출력하는 덤퍼와, 상기 덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호의 평균크기를 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
- 제2항에 있어서, 상기 잡음전력 계산기는 상기 수신신호 크기 계산수단으로부터의 출력을 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하는 감산기와, 상기 감산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출력하는 덤퍼와, 상기 덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호에 포함된 잡음전력을 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
- 제2항에 있어서, 상기 에너지 대 잡음비 계산기는 상기 자승기로부터 출력된 비트당 수신신호의 에너지를 상기 잡음전력 계산기로부터 출력된 비트당 수신신호에 포함된 잡음전력으로 제산하여 비트당 에너지 대 잡음비로 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
- 디지탈 무선통신 시스템에서 수신신호의 비트에러율을 예측하는 비트에러율 예측기에 있어서, 안테나를 통해 수신되는 고주파신호를 기저대역의 디지탈신호로서 변환하여 출력하는 기저대역 신호처리부와, 상기 기저대역의 디지탈신호로부터 클럭을 복원하는 클럭복원기와, 상기 클럭복원기에 의해 복원된 클럭에 따라 상기 기저대역의 디지탈신호를 누산하는 누산기와, 상기 누산기의 출력을 비트단위로 덤프하여 수신신호의 크기로서 출력하는 덤퍼와, 상기 덤퍼의 출력을 미리 설정된 비트구간동안 누적가산한 후 상기 설정된 비트구간의 수로 제산함으로써 비트당 수신신호의 평균크기를 계산하는 수신신호 평균크기 계산기와, 상기 수신신호 평균크기 계산기의 출력을 자승함으로써 비트당 수신신호의 에너지를 출력하는 자승기와, 상기 덤퍼로부터의 출력을 상기 설정된 비트구간동안 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하고 그 감산 결과들을 누적가산한 후 상기 설정된 비트구간의 수로 제산함으로써 비트당 수신신호에 포함된 잡음전력을 계산하는 잡음전력 계산기와, 상기 자승기로부터 출력된 비트당 수신신호의 에너지와 상기 잡음전력 계산기로부터 출력된 비트당 잡음전력을 이용하여 비트당 에너지 대 잡음비를 계산하는 에너지 대 잡음비 계산기와, 다수의 비트에러율을 저장하고 있으며 상기 계산된 에너지 대 잡음비에 대응하는 비트에러율을 매핑시켜 출력하는 비트에러율 매퍼로 구성함을 특징으로 하는 비트에러율 예측기.
- 제6항에 있어서, 상기 수신신호 평균크기 계산기는, 상기 덤퍼의 출력을 절대치화하는 절대치 연산기와, 상기 절대치 연산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출력하는 서브덤퍼와, 상기 서브덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호의 평균크기를 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
- 제6항에 있어서, 상기 잡음전력 계산기는. 상기 덤퍼로부터의 출력을 상기 계산된 비트당 수신신호의 평균크기에 대해 감산하는 감산기와, 상기 감산기의 출력을 누적하여 가산하는 가산기와, 상기 가산기의 출력을 상기 설정된 비트구간마다 덤프하여 출력하는 서브덤퍼와 상기 서브덤퍼의 출력을 상기 설정된 비트구간의 수로 제산하여 비트당 수신신호에 포함된 잡음전력을 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.
- 제6항에 있어서, 상기 에너지 대 잡음비 계산기는 상기 자승기로부터 출력된 비트당 수신신호의 에너지를 상기 잡음전력 계산기로부터 출력된 비트당 수신신호에 포함된 잡음전력으로 제산하여 비트당 에너지 대 잡음비로 출력하는 제산기로 구성함을 특징으로 하는 비트에러율 예측기.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067781A KR0158117B1 (ko) | 1995-12-30 | 1995-12-30 | 비트에러율 예측기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950067781A KR0158117B1 (ko) | 1995-12-30 | 1995-12-30 | 비트에러율 예측기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970056130A true KR970056130A (ko) | 1997-07-31 |
| KR0158117B1 KR0158117B1 (ko) | 1998-12-01 |
Family
ID=19447875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950067781A KR0158117B1 (ko) | 1995-12-30 | 1995-12-30 | 비트에러율 예측기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0158117B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950067781A patent/KR0158117B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0158117B1 (ko) | 1998-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1081380A (en) | Logarithmic echo canceller | |
| US4363100A (en) | Detection of tones in sampled signals | |
| CA2554123A1 (en) | Method and apparatus for precise open loop tuning of reference frequency within a wireless device | |
| US4862173A (en) | Method and circuit for carrying out forward and inverse quantization by varying a reference step size | |
| US4264974A (en) | Optimized digital delta modulation compander having truncation effect error recovery | |
| KR970056130A (ko) | 비트에러율 예측기 | |
| US7280587B2 (en) | Spectrum spread reception apparatus | |
| US4959616A (en) | Digital oscillation apparatus | |
| KR980003999A (ko) | Cdf 연산영역에 근거한 히스토그램 등화회로 및 그 방법 | |
| KR100227173B1 (ko) | 비트 직렬 디지탈 압축기 | |
| CN113257288B (zh) | 一种pcm音频采样率的转换方法 | |
| Sodagar et al. | A novel architecture for ROM-less sine-output direct digital, frequency synthesizers by using the 2/sup nd/-order parabolic approximation | |
| Sobaihi et al. | Automatic gain control on FPGA for software-defined radios | |
| US3978435A (en) | Digital equalizer for data-transmission system | |
| KR100613831B1 (ko) | 펄스밀도변조기 | |
| Andria et al. | Natural spline block implicit methods | |
| CN108334157B (zh) | 载波信号生成方法及装置 | |
| US5761101A (en) | Device and method for frequency generation | |
| JP4639144B2 (ja) | 数値制御発振器 | |
| Król et al. | An experimental FM-DCSK chaos radio system | |
| GB2362780A (en) | Tone signal apparatus | |
| JPWO2008062736A1 (ja) | 符号同期回路、遅延時間測定装置、制御方法、制御プログラム、及びコンピュータ読み取り可能な記録媒体 | |
| CN217981808U (zh) | 一种时域Frank码信号发生装置 | |
| Abeysekera et al. | The impact of differential" phase" measurement on the characteristics of waiting time jitter | |
| CN101894095B (zh) | 快速哈达玛变换装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050802 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |