KR940020572A - 롬 리페어회로 - Google Patents

롬 리페어회로 Download PDF

Info

Publication number
KR940020572A
KR940020572A KR1019930002389A KR930002389A KR940020572A KR 940020572 A KR940020572 A KR 940020572A KR 1019930002389 A KR1019930002389 A KR 1019930002389A KR 930002389 A KR930002389 A KR 930002389A KR 940020572 A KR940020572 A KR 940020572A
Authority
KR
South Korea
Prior art keywords
address
unit
output
terminal
signal
Prior art date
Application number
KR1019930002389A
Other languages
English (en)
Other versions
KR960015673B1 (ko
Inventor
김종호
민병무
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930002389A priority Critical patent/KR960015673B1/ko
Publication of KR940020572A publication Critical patent/KR940020572A/ko
Application granted granted Critical
Publication of KR960015673B1 publication Critical patent/KR960015673B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 롬 리페어회로에 관한 것으로, 종래 롬 리페어회로는 임의의 어드레스에 불량이 발생하였을 경우 그 어드레스가 가지고 있는 정보를 모두 리페어해야하고, 불량발생에 따른 어드레스를 리페어하기 위해 X,Y방향의 리던던시셀을 추가하므로 면적이 증가하는 문제점이 있었다.
본 발명은 이러한 문제점을 해결하기 위하여 불량이 발생한 어드레스의 출력단만을 변화시킴으로써 리던던시셀을 갖지 않으면서 비트불량을 리페어하는데 적합하며, 출력단만 직접제어함으로써 내부신호의 지연없이 비트불량을 리페어할수 있게 된다.

Description

롬 리페어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명 롬 리페어회로 구성도,
제5도는 제4도에 있어서 에러출력감지부(20)의 상세 회로도,
제6도는 제4도에 있어서, 어드레스제어부(30), 어드레스출력부(40)의 상세회로도.

Claims (6)

  1. 어드레스값을 억세스하는 롬셀어레이부(1)와, 상기 롬셀어레이부(1)의 불량발생시 외부어드레스 입력신호(A1-An)(A1-An)에 따라 X,Y방향의 어드레스를 디코딩하여 에러어드레스검출신호(EAD)를 출력하는 어드레스검출부(10)와, 상기 어드레스검출부(10)의 출력신호를 입력받아 불량발생 어드레스의 출력신호를 감지하는 에러출력감지부(20)와, 상기 어드레스검출부(10)와 에러출력감지부(20)의 출력신호를 조합하는 낸드게이트(NAND)와, 상기 낸드게이트(NAND)의 출력신호에 제어를 받아 데이타버스신호(DB)(DB)를 제어하는 어드레스제어부(30)와, 상기 어드레스제어부(30)의 출력신호에 따라 변화된 어드레스값을 출력하는 어드레스출력부(40)로 구성함을 특징으로 하는 롬 리페어회로.
  2. 제1항에 있어서, 에러출력감지부(20)는 에러어드레스검출신호(EAD)를 반전하는 인버터(I1)를 피모스트랜지스터(MP2)의 게이트에 접속하고, 전원전압(Vcc)을 상기 피모스트랜지스터(MP2)에 접속하여 그 드레인을 에러출력단자(Eout)에 접속함과 아울러 퓨즈(F)를 통해 전원전압(Vcc)이 게이트에 접속된 엔모스트랜지스터(MN1)의 드레인에 접속하고, 상기 엔모스트랜지스터(MN1)의 소오스를 접지시켜 구성함을 특징으로 하는 롬 리페어회로.
  3. 제1항에 있어서, 어드레스제어부(30)는 낸드게이트(NAND)의 출력단을 데이터버스신호(DB)(DB)가 입력단에 인가되는 전송게이트(T2)(T4)의 일측단자(g)와 전송게이트(T1)(T3)의 타측단자(g)에 접속함과 아울러 인버터(I2)(I3)를 각기 통해 전송게이트(T)의 일측단자(g), 전송게이트(T2)의 타측단자(g)와 전송게이트(T3)의 일측단자(g), 전송게이트(T4)의 타측단자(g)에 접속하고, 상기 전송게이트(T1)(T3)의 출력단을 인버터(I4)(I5)를 통해 상기 전송게이트(T2)(T4)의 출력단과 각기 접속(A)(B)하여 구성함을 특징으로 하는 롬 리페어회로.
  4. 제1항에 있어서, 어드레스출력부(40)는 엔모스트렌지스터(MN2)(MN3)의 게이트를 상기 어드레스제어부(30)의 출력단(A)(B)에 각기 접속하고, 전원전압(Vcc)을 상기 엔모스트랜지스터(MN2)의 드레인에 접속하여 그 소오스를 롬셀어레이부(1)에 접속함과 아울러 상기 엔모스트랜지스터(MN3)의 드레인에 접속하고, 상기 엔모스트랜지스터(MN3)의 소오스를 접지시켜 구성함을 특징으로 하는 롬 리페어회로.
  5. 리던던시셀을 갖지않고 데이터선택신호에 따라 자체에서 발생되는 어드레스값을 억세스하는 롬셀어레이부(50)와, 상기 롬셀어레이부(50)의 억세스불량시 외부어드레스입력신호(A1-An)(A1-An)에 따라 디코딩하여 에러어드레스검출신호(EAD)를 발생하는 어드레스검출부(20)와, 상기 어드레스검출부(20)의 출력신호를 입력받아 에러출력신호(Eout)를 출력하는 에러출력감지부(30)와, 상기 어드레스검출부(20)와, 에러출력감지부(30)의 출력신호(EAD)(Eout)를 낸드조합하여 낸드게이트(NAND)와, 상기 낸드게이트(NAND)의 출력신호를 디코딩하여 상기 롬셀어레이부(50)가 억세스하기위한 데이터선택신호를 출력하는 데이터선택부(60)로 구성함을 특징으로 하는 롬 리페어회로.
  6. 제5항에 있어서, 롬셀어레이부(50)는 상기 데이터선택부(60)로부터 출력되는 데이터선택신호에 따라 어드레스값 "0"을 발생하는 제1데이타 발생부(51)와, 어드레스값 "1"을 발생하는 제2데이타발생부(52)로 구성함을 특징으로 하는 롬 리페어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930002389A 1993-02-20 1993-02-20 롬리페어회로 KR960015673B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930002389A KR960015673B1 (ko) 1993-02-20 1993-02-20 롬리페어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930002389A KR960015673B1 (ko) 1993-02-20 1993-02-20 롬리페어회로

Publications (2)

Publication Number Publication Date
KR940020572A true KR940020572A (ko) 1994-09-16
KR960015673B1 KR960015673B1 (ko) 1996-11-20

Family

ID=19351051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930002389A KR960015673B1 (ko) 1993-02-20 1993-02-20 롬리페어회로

Country Status (1)

Country Link
KR (1) KR960015673B1 (ko)

Also Published As

Publication number Publication date
KR960015673B1 (ko) 1996-11-20

Similar Documents

Publication Publication Date Title
US5621691A (en) Column redundancy circuit and method of semiconductor memory device
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
KR970012793A (ko) 불량 구제 판정 회로
US5610865A (en) Semiconductor memory device with redundancy structure
KR940010341A (ko) 결함 메모리 셀을 구제하기 위한 디코더
US5825698A (en) Redundancy decoding circuit for a semiconductor memory device
KR100200930B1 (ko) 버스트 모드동작에 적합한 반도체 메모리 장치의 로우 디코더
US4724422A (en) Redundant decoder
US6288964B1 (en) Method to electrically program antifuses
KR940020572A (ko) 롬 리페어회로
KR100253395B1 (ko) 로우/컬럼 선택 회로
KR950009739A (ko) 반도체 메모리 소자의 로오 리던던시 회로
US5838621A (en) Spare decoder circuit
KR100253319B1 (ko) 메모리 소자의 로우 액세스 제어 회로
KR950010310B1 (ko) 메모리소자의 스페어 디코더회로
KR100271625B1 (ko) 어드레스 천이 합성회로
KR20010064522A (ko) 반도체 메모리 장치의 결함 뱅크 디스에이블 회로
KR0184145B1 (ko) 리던던시 회로
KR19990061028A (ko) 로오 리던던트 회로
KR960035268A (ko) 불량 셀을 가진 디램을 리페어하는 스페어디코더회로
KR100240884B1 (ko) 반도체 메모리 장치 및 이의 리던던트 셀 테스트 회로
KR0172334B1 (ko) 반도체 메모리의 로우 리던던시 적용방법 및 로우 리던던시 프리 디코더 회로
KR100245274B1 (ko) Sram 장치의 리던던트 프리디코더 회로
KR100197668B1 (ko) 반도체 소자의 리던던시 회로
KR100532394B1 (ko) 반도체 메모리를 위한 결함 복구 제어장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee