KR940020528A - 반도체장치의 소자분리방법 - Google Patents
반도체장치의 소자분리방법 Download PDFInfo
- Publication number
- KR940020528A KR940020528A KR1019930002057A KR930002057A KR940020528A KR 940020528 A KR940020528 A KR 940020528A KR 1019930002057 A KR1019930002057 A KR 1019930002057A KR 930002057 A KR930002057 A KR 930002057A KR 940020528 A KR940020528 A KR 940020528A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- insulating film
- silicon layer
- pattern
- film pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은, 버즈 비크 현상 및 누설전류의 증가를 최소화하고 소자영역에 발생할 수 있는 결함을 제거하도록 반도체기판 상부에 제1절연막을 형성하는 공정, 상기 제1절연막 상부에 실리콘층을 형성하는 공정, 상기 실리콘층 상부에 제2절연막 패턴을 형성하는 공정, 상기 노출된 실리콘층 상부와 상기 제2절연막패턴의 주변부를 포함하는 영역상에 산화방지막패턴을 형성하는 공정, 및 상기 산화방지막패턴이 덮히지 않은 영역의 상기 제2절연막 패턴 아래의 실리콘층을 산화시키는 공정을 구비하여 이루어지는 것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도 내지 제11도는 본 발명의 반도체장치의 제1실시예에 따른 소자분리공정을 도시한 단면도.
Claims (6)
- 반도체장치의 소자분리방법에 있어서, 반도체기판 상부에 제1절연막을 형성하는 공정; 상기 제1절연막 상부에 실리콘층을 형성하는 공정; 상기 실리콘층 상부에 제2절연막 패턴을 형성하는 공정; 상기 노출된 실리콘층 상부와 상기 제2절연막패턴의 주변부를 포함하는 영역상에 산화방지막패턴을 형성하는 공정; 및 상기 산화방지막 패턴이 덮히지 않은 영역의 상기 제2절연막 패턴 아래의 실리콘층을 산화시키는 공정을 구비하여 이루어지는 것을 특징으 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제2절연막 패턴 형성 후 상기 산화방지막패턴의 형성 전에 상기 제2절연막패턴의 측벽에 제3절연막으로 측벽스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체장치의 소자분리방법에 있어서, 반도체기판 상부에 제1절연막을 형성하는 공정; 상기 제1절연막 상부에 실리콘층을 형성하는 공정; 상기 실리콘층 상부에 제2절연막을 형성하는 공정; 상기 실리콘층 및 제2절연막을 선택적으로 식각하여 제1패턴을 형성하는 공정; 및 상기 실리콘층을 산화시키는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제3항에 있어서, 상기 제1패턴 형성시 상기 실리콘층을 식각하기 전에 상기 제1패턴의 제2절연막의 측벽에 제3절연막으로된 측벽스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
- 반도체장치의 소자분리방법에 있어서, 반도체기판 상부에 제1절연막을 형성하는 공정; 상기 제1절연막 상부에 실리콘층을 형성하는 공정; 상기 실리콘층 상부에 제2절연막패턴을 형성하는 공정; 상기 제2절연막패턴 주변부의 상기 실리콘층을 제거하는 공정; 상기 노출된 제1절연막층 상부와 상기 제2절연막패턴의 주변부를 포함하는 영역상에 산화방지막패턴을 형성하는 공정; 및 상기 산화방지막패턴이 덮이지 않은 영역의 상기 제2절연막패턴 아래의 실리콘층을 산화시키는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제5항에 있어서, 상기 제2절연막패턴 형성후 상기 실리콘층을 제거하는 공정전에 상기 제2절연막패턴의 측벽에 제3절연막으로 된 측벽스페이서를 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93002057A KR960009097B1 (en) | 1993-02-15 | 1993-02-15 | Semiconductor device isolation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93002057A KR960009097B1 (en) | 1993-02-15 | 1993-02-15 | Semiconductor device isolation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940020528A true KR940020528A (ko) | 1994-09-16 |
| KR960009097B1 KR960009097B1 (en) | 1996-07-10 |
Family
ID=19350800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93002057A KR960009097B1 (en) | 1993-02-15 | 1993-02-15 | Semiconductor device isolation method |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960009097B1 (ko) |
-
1993
- 1993-02-15 KR KR93002057A patent/KR960009097B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960009097B1 (en) | 1996-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008811A (ko) | 집적 회로 장치, 반도체 장치 및 전기 절연 구조 형성 방법 | |
| KR950001984A (ko) | 반도체장치의 소자분리방법 | |
| KR970013074A (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| KR970030640A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR870003575A (ko) | 반도체장치의 형성방법 | |
| KR940020528A (ko) | 반도체장치의 소자분리방법 | |
| KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR970063667A (ko) | 반도체 장치의 로코스 소자분리 방법 | |
| KR920003408A (ko) | 반도체 기판의 제조 방법 | |
| KR960026575A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR930020636A (ko) | 반도체 장치의 제조방법 | |
| KR970023736A (ko) | 반도체장치의 콘택부 형성방법 | |
| KR950007056A (ko) | 반도체 소자의 소자격리 산화막 형성방법 | |
| KR950004489A (ko) | 반도체 소자의 격리방법 | |
| KR980006074A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR950001409A (ko) | 반도체 소자의 필드산화막 제조방법 | |
| KR950015710A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR960043107A (ko) | 필드전극 패드를 갖는 반도체장치 및 그 제조방법 | |
| KR970018374A (ko) | 반도체 장치의 소자 분리방법 | |
| KR940008045A (ko) | 반도체 장치의 소자 절연 방법 | |
| KR960026555A (ko) | 반도체 소자의 소자분리층 형성방법 | |
| KR970053372A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR960002743A (ko) | 트렌치와 필드절연막으로 소자분리된 반도체 장치 및 그 제조방법 | |
| KR940002664A (ko) | 감광막 패턴 형성방법 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060630 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |