KR940020224A - 디램 초기화 회로 - Google Patents
디램 초기화 회로 Download PDFInfo
- Publication number
- KR940020224A KR940020224A KR1019930001800A KR930001800A KR940020224A KR 940020224 A KR940020224 A KR 940020224A KR 1019930001800 A KR1019930001800 A KR 1019930001800A KR 930001800 A KR930001800 A KR 930001800A KR 940020224 A KR940020224 A KR 940020224A
- Authority
- KR
- South Korea
- Prior art keywords
- dram
- initialization
- control
- row address
- column address
- Prior art date
Links
Landscapes
- Dram (AREA)
Abstract
본 발명은 컴퓨터 시스템에서의 메모리 초기화에 관한 것으로, 일반적으로 사용되고 있는 기존의 디램 초기화 방법은 소프트웨어적인 방법을 사용함으로써 메모리 초기화 루틴이 있어야 하며 디램의 모든 메모리 위치에 데이터 “0”을 써넣기 위해서는 많은 시간이 소요되는 문제점을 가지고 있었다.
이에 따라서 본 발명은 상기와 같은 종래의 메모리 초기화 방법에 따라서 결합을 해결하기 위하여, 하드 웨어적으로 디램의 모든 어드레스 로케이션에 대한 초기화를 수행하는데 적당하도록 한 디램 초기화 회로를 제공하는데 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 디램 초기화 회로도,
제2도는 제1도의 회로에 대한 각종 제어신호를 발생하는 초기화 제어 PAL부(50)의 블록 구성도,
제3도는 초기화 제어 PAL부(50)에서 출력되는 각종 제어신호의 타이밍도.
Claims (1)
- 시스템의 디램에 대한 데이터 초기화시 디램에 대한 어드레스를 지정하는 카운터에 대한 초기화신호를 발생하고 디램의 디램의 로우 어드레스 스트로브(RAS*) 및 컬럼 어드레스 스트로브(CAS*)를 발생시키며 디램의 초기화에 필요한 주변회로에 대한 각종 제어신호를 발생신호를 제어 PAL부(50)와, 상기 제어 PAL부(50)의 제어에 따라서 디램의 컬럼 어드레스를 생성하는 컬럼 어드레스 발생부(10)와, 상기 제어 PAL부(50)의 제어에 따라서 디램의 로우 어드레스를 발생시키는 로우 어드레스 발생부(40)와, 상기 컬럼 어드레스 발생부(10) 및 로우 어드레스 발생부(40)에 대한 초기 로딩 데이터를 지정하는 초기 어드레스 지정부(30)로 구성된 것을 특징으로 하는 디램 초기화 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001800A KR940020224A (ko) | 1993-02-10 | 1993-02-10 | 디램 초기화 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930001800A KR940020224A (ko) | 1993-02-10 | 1993-02-10 | 디램 초기화 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR940020224A true KR940020224A (ko) | 1994-09-15 |
Family
ID=66865937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930001800A KR940020224A (ko) | 1993-02-10 | 1993-02-10 | 디램 초기화 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940020224A (ko) |
-
1993
- 1993-02-10 KR KR1019930001800A patent/KR940020224A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970051141A (ko) | 단일 ras 신호에 의해 동시 동작이 가능한 이중뱅크를 갖는 반도체 메모리장치 | |
| KR890017611A (ko) | 페이지 모드 메모리에 기억된 정보를 억세스하기 위한 장치 및 방법 | |
| KR900008436A (ko) | 디지탈 오디오 신호 발생 장치 및 데이타 처리 장치 | |
| KR960025733A (ko) | 디램(dram) 리프레쉬 회로 | |
| KR880014461A (ko) | 논리연산장치 | |
| KR970705141A (ko) | 컴퓨터 시스템의 edo drams의 버스트 율을 증가시키는 방법 및 장치(an apparatus and method for increasing the burst rate of edo drams in a computer system) | |
| KR900013396A (ko) | Dram 콘트롤러 | |
| KR940020224A (ko) | 디램 초기화 회로 | |
| KR930001064A (ko) | 주 기억 장치의 자체 시험 시간 단축 방법 | |
| KR910006909A (ko) | 디스플레이 제어장치 | |
| KR950009719A (ko) | 디램(dram) 제어회로 | |
| KR910014952A (ko) | 셀프체크회로부착 패턴메모리회로 | |
| KR970051225A (ko) | 다이나믹 로우어드레스버퍼의 제어방법 | |
| JPS6371759A (ja) | ダイレクトメモリアクセス装置 | |
| KR890702135A (ko) | 컴퓨터 시스템 | |
| KR970051210A (ko) | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 | |
| KR920013137A (ko) | 디램 제어기 | |
| KR940702304A (ko) | 반도체 기억장치 및 반도체 기억장치의 데이터 읽어내는 방법 | |
| KR930010986A (ko) | 데이타 버스 사전조정 회로 | |
| KR980004982A (ko) | 칼럼 에드레스 버퍼 제어회로 | |
| KR930014583A (ko) | 메모리 제어장치 | |
| KR970060160A (ko) | 충격 방지 제어와 그래픽 제어의 원칩 회로 | |
| KR910018912A (ko) | 디램 액세스 회로 | |
| KR940016224A (ko) | 시분할 메모리 엑세스 방법 및 장치 | |
| KR950020096A (ko) | 리드 및 라이트 사이클의 동시 수행이 가능한 버스 구조를 갖는 마이크로 프로세서 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |