KR950020096A - 리드 및 라이트 사이클의 동시 수행이 가능한 버스 구조를 갖는 마이크로 프로세서 시스템 - Google Patents
리드 및 라이트 사이클의 동시 수행이 가능한 버스 구조를 갖는 마이크로 프로세서 시스템 Download PDFInfo
- Publication number
- KR950020096A KR950020096A KR1019930028712A KR930028712A KR950020096A KR 950020096 A KR950020096 A KR 950020096A KR 1019930028712 A KR1019930028712 A KR 1019930028712A KR 930028712 A KR930028712 A KR 930028712A KR 950020096 A KR950020096 A KR 950020096A
- Authority
- KR
- South Korea
- Prior art keywords
- cycle
- address
- memory
- data
- field
- Prior art date
Links
Landscapes
- Microcomputers (AREA)
Abstract
본 발명은 마이크로 프로세서 시스템에서 리드 사이클과 라이트 사이클을 동시에 실행할 수 있는 메모리 억세스 방법에 관한 것이다.
본 발명의 메모리 억세스 방법은 마이크로 프로세서로부터 어드레스 버스 신호를 프로그램 메모리용 필드와 데이타 메모리용 필드로 구성된 어드레스를 생성하는 단계;RD와 WR로부터 데이타 라이트 사이클에서 다음 번 명령의 리드 사이클을 동시에 실행하기 위한 신호인 것을 감지하는 단계; 프로그램 메모리용 필드 어드레스와 데이타 메모리용 필드 어드레스로부터 베이스 어드레싱 방식에 의한 완전한 두개의 어드레스를 생성하는 단계; 상기 완전한 두개의 어드레스에 따라 데이타 메모리에 대한 라이트 사이클과 프로그램 메모리에 대한 다음번 명령의 리드 사이클을 동시에 실행하는 단계로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 메모리 인터페이스 구조를 나타낸 블럭도,
제4도는 본 발명에 따른 보스(Both)사이클의 어드레스 스페이스를 나타내는 설명도,
제5도는 보스 사이클에서의 버스 타이밍도.
Claims (5)
- 마이크로 프로세서로부터 어드레스 버스 신호를 프로그램 메모리용 필드와 데이타 메모리용 필드로 구성된 어드레스를 생성하는 단계;RD와 WR로부터 데이타 라이트 사이클에서 다음 번 명령의 리드 사이클을 동시에 실행하기 위한 신호인 것을 감지하는 단계; 프로그램 메모리용 필드 어드레스와 데이타 메모리용 필드 어드레스로부터 베이스 어드레싱 방식에 의한 완전한 두개의 어드레스를 생성하는 단계; 상기 완전한 두개의 어드레스에 따라 데이타 메모리에 대한 라이트 사이클과 프로그램 메모리에 대한 다음번 명령의 리드 사이클을 동시에 실행하는 단계로 구성되는 것을 특징으로 하는 라이트 사이클과 리드 사이클을 동시에 실행하기 위한 메모리 억세스 방법.
- 제1항에 있어서, 현재의 프로그램 카운터의 상위 비트와 다음번 프로그램 카운터의 상위 비트를 비교하여 비교 결과에 따라, 데이타 메모리에 대한 라이트 사이클과 프로그램 메모리에 대한 다음번 명령의 리드 사이클을 동시에 실행하거나 또는 정상적인 라이트 사이클을 실행하는 것을 특징으로 하는 라이트 사이클과 리드 사이클을 동시에 실행하기 위한 메모리 억세스 방법.
- 제1항에 있어서, 상기 베이스 어드레싱 방식에 의한 완전한 어드레스를 생성하는 단계에서 이전 명령의 상위 비트를 베이스 어드레스로 이용하는 것을 특징으로 하는 라이트 사이클과 리드 사이클을 동시에 실행하기 위한 메모리 억세스 방법.
- 제1항에 있어서, 동일 사이클에서 데이타 버스를 리드와 라이트에 이용하기 위하여 시간적으로 멀티플렉싱 처리되는 것을 특징으로 하는 라이트 사이클과 리드 사이클을 동시에 실행하기 위한 메모리 억세스 방법.
- 시스템의 명령 프로그램을 기억하기 위한 프로그램 메모리와, 일시적으로 데이터를 보관하기 위한 데이타 메모리와, 상기 데이타 메모리에 대한 라이트 사이클과 상기 프로그램 메모리에 대한 다음번 명령의 리드 사이클을 동시에 실행할 경우 프로그램 메모리용 필드와 데이타 메모리용 필드로 구성된 어드레스를 생성하여 어드레스 버스를 통해 출력하는 마이크로 프로세서와, 상기 마이크로 프로세서로부터의 RD와 WR 신호로부터 상기한 라이트 사이클과 리드 사이클을 동시에 실행하기 위한 보스 사이클 신호를 검출하기 위한 수단과, 정상적인 사이클동안 어드레스의 상위 비트를 저장하고 상기 보스 사이클 신호에 따라 저장된 상위 비트를 출력하기 위한 레지스터와, 상기 보스 사이클 신호를 따라 상기 레지스터로부터의 상위 비트를 베이스 어드레스하여 프로그램 메모리용 필드 어드레스를 멜티플렉싱하기 위한 멀티플렉서와, ADS에 따라 상기 데이타 메모리에 대한 라이트 데이타를 보존하기 위한 래치로 구성되는 것을 특징으로 하는 마이크로 프로세서 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028712A KR950020096A (ko) | 1993-12-21 | 1993-12-21 | 리드 및 라이트 사이클의 동시 수행이 가능한 버스 구조를 갖는 마이크로 프로세서 시스템 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930028712A KR950020096A (ko) | 1993-12-21 | 1993-12-21 | 리드 및 라이트 사이클의 동시 수행이 가능한 버스 구조를 갖는 마이크로 프로세서 시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR950020096A true KR950020096A (ko) | 1995-07-24 |
Family
ID=66850686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930028712A KR950020096A (ko) | 1993-12-21 | 1993-12-21 | 리드 및 라이트 사이클의 동시 수행이 가능한 버스 구조를 갖는 마이크로 프로세서 시스템 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950020096A (ko) |
-
1993
- 1993-12-21 KR KR1019930028712A patent/KR950020096A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004962A (ko) | 디지탈신호처리장치용 가상의 긴명령어 메모리장치 및 그 명령어 발생방법 | |
| KR920008598A (ko) | 직접 또는 인터리브모드로 메모리를 액세스하는 메모리 컨트롤러 및 이를 구비한 데이타 처리시스템 | |
| KR890008850A (ko) | 랜덤 억세스 메모리 유니트 | |
| KR910012962A (ko) | Dma제어기 | |
| KR960005605A (ko) | 반도체 기억장치 | |
| KR900015434A (ko) | 신호 발생회로 | |
| KR840006851A (ko) | 데이타 자동연속 처리회로 | |
| KR870003431A (ko) | 데이타 처리장치 | |
| KR930002935A (ko) | 정보 처리 장치 | |
| KR870011615A (ko) | 부분 서입 제어장치 | |
| US5652847A (en) | Circuit and system for multiplexing data and a portion of an address on a bus | |
| KR920004946A (ko) | Vga의 입출력 포트 액세스 회로 | |
| JPH08221319A (ja) | 半導体記憶装置 | |
| KR880014761A (ko) | 직접 메모리 억세스용 데이타 전송 제어장치 | |
| KR950020096A (ko) | 리드 및 라이트 사이클의 동시 수행이 가능한 버스 구조를 갖는 마이크로 프로세서 시스템 | |
| KR960001999A (ko) | 메모리 뱅크 선택회로 | |
| KR910001545A (ko) | Cpu 코어 | |
| JPS61274280A (ja) | パタ−ン発生装置 | |
| KR970051210A (ko) | 연속적인 라이트 사이클에 의한 반도체 메모리 라이트 방법 | |
| KR970049719A (ko) | 버퍼 단을 포함한 듀얼 명령어 처리 복호기 | |
| JP3001547B1 (ja) | インサーキットエミュレータ | |
| JPH05225122A (ja) | Ｄｍａにおけるバースト転送方式 | |
| KR920008597A (ko) | 마이크로 컴퓨터 | |
| JPH01269140A (ja) | メモリ拡張回路 | |
| KR910013712A (ko) | 순차 버스용 클럭 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |