KR940019061A - 쿼드리테일 회로를 사용하는 아날로그 승산기(Analog Multiplier Using Quadritail Circuits) - Google Patents

쿼드리테일 회로를 사용하는 아날로그 승산기(Analog Multiplier Using Quadritail Circuits) Download PDF

Info

Publication number
KR940019061A
KR940019061A KR1019940000344A KR19940000344A KR940019061A KR 940019061 A KR940019061 A KR 940019061A KR 1019940000344 A KR1019940000344 A KR 1019940000344A KR 19940000344 A KR19940000344 A KR 19940000344A KR 940019061 A KR940019061 A KR 940019061A
Authority
KR
South Korea
Prior art keywords
transistors
coupled together
pair
current source
constant current
Prior art date
Application number
KR1019940000344A
Other languages
English (en)
Other versions
KR0160361B1 (ko
Inventor
가쯔지 기무라
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤(Nec Corporation)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤(Nec Corporation) filed Critical 세끼모또 타다히로
Publication of KR940019061A publication Critical patent/KR940019061A/ko
Application granted granted Critical
Publication of KR0160361B1 publication Critical patent/KR0160361B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/164—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using means for evaluating powers, e.g. quarter square multiplier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

승산기는 제1 및 제2쿼드리테일 셀을 포함한다. 제1쿼드리테일 셀은 제1과 제2트랜지스터의 제1쌍, 제3과 제4트랜지스터의 제2쌍 및 제1쌍과 제2쌍을 구동시키기 위한 제1전류원을 갖는다. 제2쿼드리테일 셀은 제5도와 제6트랜지스터의 제3쌍, 제7과 제8트랜지스터의 제4쌍 및 제3쌍과 제4쌍을 구동시키기 위한 제2전류원을 갖는다. 각각의 제1쌍 내지 제4쌍은 함께 결합된 출력 단부를 갖는다. 제1입력 전압은 제1 및 제4트랜지스터의 입력 단부사이에 인가되고, 제5 및 제8트랜지스터의 입력 단수 사이에 인가된다. 제2입력 전압은 제2 및 제3트랜지스터의 함께 결합된 입력 단부와 제6 및 제7트랜지스터의 함께 결합된 입력 단부 사이에 인가된다. 제1쌍과 제4쌍의 출력 단부는 차동 출력 단부중의 하나를 형성하기 위해 함께 결합되고, 제2쌍과 제3쌍의 출력 단부는 차동 출력 단부중의 다른 단부를 형성하기 위해 함께 결합된다. 제1 및 제2입력 전압의 적어도 하나는 3 또는 3.3V와 같은 낮은 전력원 전압에서 선형 범위로 확장될 수 있다.

Description

쿼드리테일 회로를 사용하는 아날로그 승산기(Analog Multiplier Using Quadritail Circuits)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제13도는 본 발명의 제1실시예에 따른 승산기의 회로도, 제18도는 본 발명의 제2실시예에 따른 승산기의 회로도, 제19도는 제18도에 도시된 제2실시예의 승산기의 트랜스콘덕턴스 특성을 도시하는데, 여기서 차동 출력 전류(ΔIM)과 제1입력 전압(Vx)사이의 관계식이 제2입력 전압(Vy)를 파라미터로 하여 도시된 도면.

Claims (10)

  1. 용량이 동일하고 출력 단부가 함께 결합되는 제1트랜지스터와 제2트랜지스터의 제1쌍, 용량이 동일하고 출력 단부가 함께 결합되는 제3트랜지스터와 제4트랜지스터의 제2쌍 및 상기 제1쌍 및 제2쌍의 트랜지스터를 구동하기 위한 제1정전류원을 포함하는 제1쿼드리테일 회로 및 용량이 동일하고 출력 단부가 함께 결합되는 제5트랜지스터와 제6트랜지스터의 제3쌍, 용량이 동일하고 출력 단부가 함께 결합되는 제7트랜지스터와 제8트랜지스터의 제4쌍 및 상기 제3쌍 및 제4쌍의 트랜지스터를 구동하기 위한 제2정전류원을 포함하는 제2쿼드리테일 회로를 포함하고, 상기 제1쿼드리테일 회로에서 제1입력 전압은 상기 제1트랜지스터와 제4트랜지스터의 입력 단부 사이에 인가되고, 상기 제2 제3트랜지스터의 입력 단부는 함께 결합되며, 상기 제2쿼드리테일 회로에서 상기 제1입력 전압은 상기 제5트랜지스터와 제8트랜지스터의 입력 단부 사이에 인가되고, 상기 제6 및 제7트랜지스터의 입력 단부는 함께 결합되며, 제2입력 전압은 상기 제2트랜지스터와 제3트랜지스터의 함께 결합된 상기 입력 단부는 상기 제6트랜지스터와 제7트랜지스터의 상기 입력 단부 사이에 인가되고, 상기 제1쌍의 함께 결합된 상기 출력 단부와 상기 제4쌍의 함께 결합된 상기 출력 단부는 승산기의 차동 출력 단부중의 하나를 형성하기 위해 함께 결합되며, 상기 제2쌍의 함께 결합된 상기 출력 단부와 상기 제3쌍의 함께 결합된 상기 출력 단부는 상기 승산기의 상기 차동 출력 단부중의 다른 하나를 형성하기 위해 함께 결합되는 것을 특징으로 하는 승산기.
  2. 제1항에 있어서, 상기 제1내지 제8트랜지스터는 바이폴라 트랜지스터이고, 각각의 상기 제1, 제2, 제3 및 4트랜지스터는 상기 대응 에미터에 접속된 저항을 가지고, 상기 제1, 제2, 제3 및 제4트랜지스터의 상기 에미터는 상기 각각의 저항을 통해 상기 제1정전류원에 공통으로 접속되며, 각각의 상기 제5, 제6, 제7 및 제8트랜지스터는 상기 대응 에미터에 접속된 저항을 가지고, 상기 제5, 제6, 제7 및 제8트랜지스터의 상기 에미터는 상기 각각의 저항을 통해 상기 제2정전류원에 공통으로 접속되는 것을 특징으로 하는 승산기.
  3. 제1항에 있어서, 상기 제1내지 제8트랜지스터는 바이폴라 트랜지스터이고, 각각의 상기 제1, 제2, 제 3및 4트랜지스터는 상기 대응 에미터에 접속된 다이오드를 가지고, 상기 제1, 제2, 제3 및 제4트랜지스터의 상기 에미터는 상기 각각의 다이오드를 통해 상기 제1정전류원에 공통으로 접속되며, 각각의 상기 제5, 제6, 제7 및 제8트랜지스터는 상기 대응 에미터에 접속된 다이오드를 가지고, 상기 제5, 제6, 제7 및 제8트랜지스터의 상기 에미터는 상기 각각의 다이오드를 통해 상기 제2정전류원에 공통으로 접속되는 것을 특징으로 하는 승산기.
  4. 제1항에 있어서, 부하 저항은 각각 상기 승산기의 상기 차동 출력 단부에 접속되고, 상기 출력 전압은 상기 승산기의 상기 차동 출력 단부로부터 추출되는 것을 특징으로 하는 승산기.
  5. 용량이 동일하고 콜렉터가 함께 결합되는 제1바이폴라 트랜지스터와 제2바이폴라 트랜지스터의 제1쌍, 용량이 동일하고 콜렉터가 함께 결합되는 제3바이폴라 트랜지스터와 제4바이폴라 트랜지스터의 제2쌍 및 상기 제1쌍 및 제2쌍의 트랜지스터를 구동하기 위한 제1정전류원을 포함하는 제1쿼드리테일 회로 및 용량이 동일하고 콜렉터가 함께 결합되는 제5바이폴라 트랜지스터와 제6바이폴라 트랜지스터의 제3쌍, 용량이 동일하고 콜렉터가 함께 결합되는 제7바이폴라 트랜지스터와 제8바이폴라 트랜지스터의 제4쌍 및 상기 제3쌍 및 제4쌍의 트랜지스터를 구동하기 위한 제2정전류원을 포함하는 제2쿼드리테일 회로를 포함하며, 상기 제1, 제2, 제3 및 제4트랜지스터의 에미터가 공통으로 상기 제1정전류원에 접속되고, 상기 제5, 제6, 제7 및 제8트랜지스터의 에미터가 공통으로 상기 제2정전류원에 접속되고, 제1입력 전압이 상기 제1 및 제4트랜지스터의 베이스 사이에 인가되고, 상기 제2 및 제3트랜지스터의 베이스가 함께 결합되며, 상기 제1입력 전압이 상기 제5 및 제8트랜지스터의 베이스 사이에 인가되며, 상기 제6 및 제7트랜지스터의 베이스가 함께 결합되고, 제2입력 전압이 상기 제2 및 제3트랜지스터의 함께 결합된 상기 베이스와 상기 제6 및 제7트랜지스터의 함께 결합된 베이스 사이에 인가되고, 상기 제1 및 제2트랜지스터의 함께 결합된 상기 콜렉터와 상기 제7 및 제8트랜지스터의 함께 결합된 상기 콜렉터가 상기 승산기의 차동 출력 단부중의 하나를 형성하기 위해 함께 결합되고, 상기 제3 및 제4트랜지스터의 함께 결합된 상기 콜렉터와 상기 제5 및 제6트랜지스터의 함께 결합된 상기 콜렉터가 상기 승산기의 상기 차동 출력 단부중의 다른 하나를 형성하기 위해 함께 결합되는 것을 특징으로 하는 승산기.
  6. 제5항에 있어서, 각각의 상기 제1, 제2, 제3 및 4트랜지스터는 상기 대응 에미터에 접속된 저항을 갖고, 상기 제1, 제2, 제3 및 제4트랜지스터의 상기 에미터는 상기 각각의 저항을 통해 공통으로 상기 제1정전류원에 접속되며, 각각의 상기 제5, 제6, 제7 및 제8트랜지스터는 상기 대응 에미터에 접속된 저항을 갖고, 상기 제5, 제6, 제7 및 제8트랜지스터의 상기 에미터는 상기 각각의 저항을 통해 공통으로 상기 제2정전류원에 접속되는 것을 특징으로 하는 승산기.
  7. 제5항에 있어서, 각각의 상기 제1, 제2, 제 3및 4트랜지스터는 상기 대응 에미터에 접속된 다이오드를 갖고, 상기 제1, 제2, 제3 및 제4트랜지스터의 상기 에미터는 상기 각각의 다이오드를 통해 상기 공통으로 제1정전류원에 접속되며, 각각의 상기 제5, 제6, 제7 및 제8트랜지스터는 상기 대응 에미터에 접속된 다이오드를 갖고, 상기 제5, 제6, 제7 및 제8트랜지스터의 상기 에미터는 상기 각각의 다이오드를 통해 상기 공통으로 제2정전류원에 접속되는 것을 특징으로 하는 승산기.
  8. 제5항에 있어서, 부하 저항은 각각 상기 차동 출력 단부에 접속되고, 출력 전압은 상기 차동 출력 단부로부터 추출되는 것을 특징으로 하는 승산기.
  9. 용량이 동일하고 드레인이 함께 결합되는 제1MOS트랜지스터와 제2MOS트랜지스터의 제1쌍, 용량이 동일하고 드레인이 함께 결합되는 제3MOS트랜지스터와 제4MOS트랜지스터의 제2쌍 및 상기 제1쌍 및 제2쌍의 트랜지스터를 구동하기 위한 제1정전류원을 포함하는 제1쿼드리테일 회로 및 용량이 동일하고 드레인이 함께 결합되는 제5MOS트랜지스터와 제6MOS트랜지스터의 제3쌍, 용량이 동일하고 드레인이 함께 결합되는 제7MOS트랜지스터와 제8MOS트랜지스터의 제4쌍 및 상기 제3쌍 및 제4쌍의 트랜지스터를 구동하기 위한 제2정전류원을 포함하는 제2쿼드리테일 회로를 포함하며, 상기 제1, 제2, 제3 및 제4트랜지스터의 소스가 공통으로 상기 제1정전류원에 접속되고, 상기 제5, 제6, 제7 및 제8트랜지스터의 소스가 공통으로 상기 제2정전류원에 접속되고, 제1입력전압이 상기 제1 및 제4트랜지스터의 게이트 사이에 인가되고, 상기 제2 및 제3트랜지스터의 게이트가 함께 결합되며, 상기 제1입력 전압이 상기 제5 및 제8트랜지스터의 게이트 사이에 인가되며, 상기 제6 및 제7트랜지스터의 게이트가 함께 결합되고, 제2입력 전압이 상기 제2 및 제3트랜지스터의 함께 결합된 상기 게이트 및 상기 제6 및 제7트랜지스터의 함께 결합된 게이트 사이에 인가되고, 상기 제1 및 제2트랜지스터와 함께 결합된 상기 드레인과 상기 제7 및 제8트랜지스터의 함께 결합된 상기 드레인이 상기 승산기의 차동 출력 단부중의 하나를 형성하기 위해 함께 결합되고, 상기 제3 및 제4트랜지스터의 함께 결합된 상기 드레인과 상기 제5 및 제6트랜지스터의 함께 결합된 상기 드레인이 상기 승산기의 상기 차동 출력 단부중의 다른 하나를 형성하기 위해 함께 결합되는 것을 특징으로 하는 승산기.
  10. 제9항에 있어서, 부하 저항은 각각 상기 차동 출력 단부에 접속되고, 출력 전압은 상기 차동 출력 단부로부터 추출되는 것을 특징으로 하는 승산기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940000344A 1993-01-11 1994-01-11 쿼드리테일 회로를 사용하는 승산기 KR0160361B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5019358A JPH06208635A (ja) 1993-01-11 1993-01-11 マルチプライヤ
JP93-019358 1993-01-11

Publications (2)

Publication Number Publication Date
KR940019061A true KR940019061A (ko) 1994-08-19
KR0160361B1 KR0160361B1 (ko) 1999-03-20

Family

ID=11997154

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000344A KR0160361B1 (ko) 1993-01-11 1994-01-11 쿼드리테일 회로를 사용하는 승산기

Country Status (7)

Country Link
US (1) US5889425A (ko)
EP (1) EP0607841B1 (ko)
JP (1) JPH06208635A (ko)
KR (1) KR0160361B1 (ko)
AU (1) AU668785B2 (ko)
CA (1) CA2113145C (ko)
DE (1) DE69423920T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI980005A (fi) * 1998-01-02 1999-07-03 Nokia Mobile Phones Ltd Integroitu kertojapiiri
US6466072B1 (en) * 1998-03-30 2002-10-15 Cypress Semiconductor Corp. Integrated circuitry for display generation
US6204719B1 (en) * 1999-02-04 2001-03-20 Analog Devices, Inc. RMS-to-DC converter with balanced multi-tanh triplet squaring cells
US6359486B1 (en) * 2000-05-22 2002-03-19 Lsi Logic Corporation Modified phase interpolator and method to use same in high-speed, low power applications
US6794907B2 (en) * 2000-09-15 2004-09-21 Broadcom Corporation Low jitter high speed CMOS to CML clock converter
FI20011866A0 (fi) * 2001-09-21 2001-09-21 Nokia Corp Monituloinen vahvistin
US7202706B1 (en) 2003-04-10 2007-04-10 Pmc-Sierra, Inc. Systems and methods for actively-peaked current-mode logic
US20110193787A1 (en) * 2010-02-10 2011-08-11 Kevin Morishige Input mechanism for providing dynamically protruding surfaces for user interaction

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552606A (en) * 1978-10-13 1980-04-17 Pioneer Electronic Corp Product circuit
JPS5634207A (en) * 1979-08-30 1981-04-06 Toshiba Corp Differential amplifier
US4344043A (en) * 1980-04-23 1982-08-10 Rca Corporation Variable load impedance gain-controlled amplifier
JPS6133404A (ja) * 1984-07-20 1986-02-17 Hitachi Ltd 物品移送装置
DE3917714A1 (de) * 1989-05-31 1990-12-06 Siemens Ag Multiplizierschaltung
JPH0417405A (ja) * 1990-05-10 1992-01-22 Alps Electric Co Ltd ミキサ回路
JP2556173B2 (ja) * 1990-05-31 1996-11-20 日本電気株式会社 マルチプライヤ
JP2964573B2 (ja) * 1990-07-19 1999-10-18 日本電気株式会社 コスタスループ搬送波再生回路
CA2062875C (en) * 1991-03-13 1997-05-13 Katsuji Kimura Multiplier and squaring circuit to be used for the same
JP2903846B2 (ja) * 1991-03-13 1999-06-14 日本電気株式会社 マルチプライヤ
JP2661394B2 (ja) * 1991-04-08 1997-10-08 日本電気株式会社 掛算回路
JPH04343505A (ja) * 1991-05-20 1992-11-30 Nippon Telegr & Teleph Corp <Ntt> ４現象乗算回路
GB2256550B (en) * 1991-06-04 1995-08-02 Silicon Systems Inc Differential pair based transconductance element with improved linearity and signal to noise ratio
JP3037004B2 (ja) * 1992-12-08 2000-04-24 日本電気株式会社 マルチプライヤ
CA2111945C (en) * 1992-12-21 1997-12-09 Katsuji Kimura Analog multiplier using an octotail cell or a quadritail cell
US5552734A (en) * 1993-10-27 1996-09-03 Nec Corporation Local oscillator frequency multiplier and mixing circuit comprising a squaring circuit
GB2284117B (en) * 1993-11-10 1998-06-24 Nec Corp Operational transconductance amplifier and Bi-Mos multiplier
US5578965A (en) * 1994-06-13 1996-11-26 Nec Corporation Tunable operational transconductance amplifier and two-quadrant multiplier employing MOS transistors

Also Published As

Publication number Publication date
EP0607841B1 (en) 2000-04-12
AU5312394A (en) 1994-07-14
KR0160361B1 (ko) 1999-03-20
DE69423920T2 (de) 2000-08-03
CA2113145A1 (en) 1994-07-12
US5889425A (en) 1999-03-30
AU668785B2 (en) 1996-05-16
CA2113145C (en) 1998-04-28
JPH06208635A (ja) 1994-07-26
EP0607841A1 (en) 1994-07-27
DE69423920D1 (de) 2000-05-18

Similar Documents

Publication Publication Date Title
KR870008435A (ko) 상호콘덕턴스 증폭기
KR890009051A (ko) 평형 전압-전류 콘버터 및 이중-평형 믹서 회로
KR920001828A (ko) 적분 회로
KR920019087A (ko) 승산기 및 이 승산기에 사용되는 제곱 회로
KR940015954A (ko) 옥토테일 또는 쿼드리테일 셀을 사용하는 아날로그 멀티플라이어
KR900017281A (ko) 능동 필터 회로
KR950704852A (ko) 균형을 이루는 op-amp용 고속 차동 입력단(balanced high-speed differential input stage for op-amps)
KR860007748A (ko) 개선된 부하 구동특성을 갖는 반도체 집적회로
KR900013509A (ko) 온도보상회로
KR890013543A (ko) 벤드-갭 기준 전압 장치
KR880006843A (ko) 필터 장치
KR940019061A (ko) 쿼드리테일 회로를 사용하는 아날로그 승산기(Analog Multiplier Using Quadritail Circuits)
KR850700191A (ko) 제곱회로
ATE49687T1 (de) Differenzverstaerkerschaltung.
KR870001504A (ko) 전류미터회로
KR980010682A (ko) 전압-전류 변환 회로
KR870006712A (ko) 고주파 차동 증폭기단 및 이를 구비한 증폭기
KR880006842A (ko) 필터 장치
KR880005743A (ko) 비교기
KR900019256A (ko) 왜곡 보상 기능을 가진 바이폴라 트랜지스터
KR910021007A (ko) 증폭기
KR900702642A (ko) 광대역 증폭기
US6842050B2 (en) Current-mode circuit for implementing the minimum function
KR0167597B1 (ko) 대수 변환 회로
KR850007171A (ko) 논리 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010808

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee