KR850007171A - 논리 회로 - Google Patents

논리 회로 Download PDF

Info

Publication number
KR850007171A
KR850007171A KR1019850000997A KR850000997A KR850007171A KR 850007171 A KR850007171 A KR 850007171A KR 1019850000997 A KR1019850000997 A KR 1019850000997A KR 850000997 A KR850000997 A KR 850000997A KR 850007171 A KR850007171 A KR 850007171A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistors
drain
terminal
pair
Prior art date
Application number
KR1019850000997A
Other languages
English (en)
Other versions
KR890004770B1 (ko
Inventor
가쯔히꼬 수야마
Original Assignee
야마모도 다꾸마
후지가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다꾸마, 후지가부시끼 가이샤 filed Critical 야마모도 다꾸마
Publication of KR850007171A publication Critical patent/KR850007171A/ko
Application granted granted Critical
Publication of KR890004770B1 publication Critical patent/KR890004770B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09432—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors with coupled sources or source coupled logic
    • H03K19/09436—Source coupled field-effect logic [SCFL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

내용 없음

Description

논리 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일실시예를 나타내는 회로도. 제5도는 제4도의 실시예의 수정을 나타내는 회로도. 제6도는 본 발명에 의한 회로의 직류전달특성을 나타내는 도면.

Claims (6)

  1. 접합형 또는 쇼트키베리어형 전계효과 트랜지스터들에 의해 형성된 한쌍의 트랜지스터들과, 상기 전계효과 트랜지스터들의 공통소오스단자에 연결된 정전류원과, 상기 전계효과 트랜지스터들의 각 드레인단자와 전원간에 각각 연결된 한쌍의 부하소자들과, 그리고 상기 전계효과 트랜지스터들의 상기 드레인단자들간에 연결된 클램프회로로 구성되는 것이 특징인 논리회로.
  2. 제1항에서, 상기 클램표회로는 상기 전계효과 트랜지스터들의 드레인단자들간에 병렬로 연결되며 반대극성들을 갖는 두 다이오드들에 의해 구성되는 것이 특징인 논리회로.
  3. 제1항에서, 상기 클램프회로는 상기 전계효과 트랜지스터들의 드레인단자들간에 병렬로 연결된 두 전계효과 트랜지스터들에 의해 형성되며, 그리고 상기 두 전계효과 트랜지스터들의 소오스와 게이트는 단락회로가 되어 종속접속을 형성하며, 상기 두 전계효과 트랜지스터들의 드레인은 애노드로서 사용되며, 그리고 상기 두 전계효과 트랜지스터들은 반대극성을 갖는 상기 전계효과 트랜지스터의 상기 드레인단자들간에 연결되는 것이 특징인 논리회로.
  4. 제1항에서, 상기 정전류원은 게이트에 연결된 소오스와 상기 공통소오스단자에 연결된 드레인을 갖는 전계효과 트랜지스터에 의해 구성되는 것이 특징인 논리회로.
  5. 접합형이나 쇼트키베리어 게이트형 전계효과 트랜지스터들에 의해 형성된 한쌍의 전계효과 트랜지스터들과 상기 쌍의 구동기 전계효과 트랜지스터들의 공통소오스단자에 연결된 정전류원과, 상기 구동기 전계효과 트랜지스터들의 각 드레인단자와 전원간에 각각 연결된 한쌍의 부하소자들과, 그리고 상기 전계효과 트랜지스터들의 드레인단자들간에 역방향으로 연결된 두 클램프 다이오드들로 구성된 차동증폭기회로를 구성하는 것이 특징인 논리회로.
  6. 입력단자로서 게이트단자들을 갖는 접합형이나 쇼트키베리어형 전계효과 트랜지스터들에 의해 형성된 한쌍의 트랜지스터들과, 상기 전계효과 트랜지스터의 공통 쇼오스단자에 연결된 정전류원과, 상기 전계효과 트랜지스터들의 각 드레인단자와 전원간에 각각 연결된 한쌍의 부하소자들 및 상기 부하소자들과 상기 드레인간의 접속점으로부터 만들어진 두 출력들과, 그리고, 상기 전계효과 트랜지스터들의 상기 드레인단자들간에 연결된 클램프회로로 각각 구성된 제1 및 제2차 동증폭기들과, 입력으로 사용되는 게이트와, 전원에 연결되는 드레인을 갖는 제1 전계효과 트랜지스터와, 상기 제1전계효과 트랜지스터의 쇼오스에 연결되는 레벨전이다이오드, 상기 레벨전이 다이오드에 연결되는 정전류원과, 그리고, 상기 레벨전이 다이오드와 상기 정전류원간의 접속점에 연결되는 출력단자로 각각 구성된 제1 및 제2 레벨전이 회로들로 논리회로를 구성하되, 한 입력은 상기 제1차동증폭기의 입력단자에 인가되며, 기준전압은 상기 제1차동증폭기의 다른 입력단자에 인가되며, 제1 및 제2 출력단자들은 상기 레벨전이 회로들이 입력단자에 연결되며, 상기 제1 및 제2 레벨전이 회로들이 출력들은 상기 제2차 동증폭기의 두 입력증폭기의 두 입력 단자들에 연결되며, 그리고 출력들은 상기 제2차 동증폭기의 두 출력단자들로부터 발생되는 것이 특징인 논리회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019850000997A 1984-02-29 1985-02-18 논리 회로 KR890004770B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59-37459 1984-02-29
JP59037459A JPS60182207A (ja) 1984-02-29 1984-02-29 差動増幅回路

Publications (2)

Publication Number Publication Date
KR850007171A true KR850007171A (ko) 1985-10-30
KR890004770B1 KR890004770B1 (ko) 1989-11-25

Family

ID=12498106

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850000997A KR890004770B1 (ko) 1984-02-29 1985-02-18 논리 회로

Country Status (4)

Country Link
EP (1) EP0154501A3 (ko)
JP (1) JPS60182207A (ko)
KR (1) KR890004770B1 (ko)
CA (1) CA1246161A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599910B1 (fr) * 1986-06-10 1988-09-02 Labo Electronique Physique Circuit amplificateur differentiel regenerateur de signaux complementaires de faible amplitude
JPH02138312U (ko) * 1989-04-25 1990-11-19
JPH04245708A (ja) * 1991-01-31 1992-09-02 Nec Corp 差動回路
TW307064B (ko) * 1993-09-08 1997-06-01 Advanced Micro Devices Inc
KR20030067040A (ko) * 2002-02-06 2003-08-14 삼성전자주식회사 개선된 차동형 입출력 회로

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57500090A (ko) * 1980-01-14 1982-01-14
JPS5923626A (ja) * 1982-07-30 1984-02-07 Hitachi Ltd 論理回路
JPS59156027A (ja) * 1983-02-25 1984-09-05 Nec Corp ソ−ス結合型ｆｅｔ論理回路

Also Published As

Publication number Publication date
EP0154501A3 (en) 1987-09-30
JPS60182207A (ja) 1985-09-17
CA1246161A (en) 1988-12-06
EP0154501A2 (en) 1985-09-11
KR890004770B1 (ko) 1989-11-25

Similar Documents

Publication Publication Date Title
KR920022647A (ko) 차동 입력 회로
KR900013380A (ko) 전압 제어회로
KR840006112A (ko) 레벨 변환 입력 회로
KR900004039A (ko) 복합 mos 트랜지스터 및 그의 프리휠 다이오드로의 응용
KR900002566A (ko) 버퍼회로
KR940015954A (ko) 옥토테일 또는 쿼드리테일 셀을 사용하는 아날로그 멀티플라이어
KR850006277A (ko) 입력버퍼 및 임계 전압 증가방법
KR880001108A (ko) Cmos 입력회로
KR890005977A (ko) 증폭기 장치
KR860007753A (ko) 반도체 집전회로
KR860007783A (ko) 개선된 출력특성을 갖는 비교기 회로
KR890001274A (ko) 전류미러회로
KR900001026A (ko) 반도체회로 및 그것을 사용한 신호처리 시스템
KR850700191A (ko) 제곱회로
KR850007171A (ko) 논리 회로
KR890011216A (ko) Mos형 집적회로의 전원 재공급회로
KR910007277A (ko) 레벨변환회로
KR940012851A (ko) 차동 전류원 회로
KR920007325A (ko) 차동증폭기
KR850007179A (ko) 집적 논리회로
KR860007778A (ko) 증폭기 장치 및 푸시풀 증폭기
KR850006988A (ko) 푸시-풀 증폭기
EP0403174A3 (en) Differential amplifying circuit operable at high speed
KR880005743A (ko) 비교기
KR950034763A (ko) 반도체 집적회로 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19921006

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee