KR940016752A - 폴리실리콘 박막트랜지스터 제조방법 - Google Patents

폴리실리콘 박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR940016752A
KR940016752A KR1019920027054A KR920027054A KR940016752A KR 940016752 A KR940016752 A KR 940016752A KR 1019920027054 A KR1019920027054 A KR 1019920027054A KR 920027054 A KR920027054 A KR 920027054A KR 940016752 A KR940016752 A KR 940016752A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
sog film
sog
film
Prior art date
Application number
KR1019920027054A
Other languages
English (en)
Other versions
KR960003857B1 (ko
Inventor
하형찬
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019920027054A priority Critical patent/KR960003857B1/ko
Publication of KR940016752A publication Critical patent/KR940016752A/ko
Application granted granted Critical
Publication of KR960003857B1 publication Critical patent/KR960003857B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 고집적 SRAM 및 LCD에 사용되는 폴리실리콘 박막 트랜지스터 제조방법에 있어서, 폴리실리콘 박막 트렌지스터 특성을 향상시키기 위해 소오스, 드레인이 형성된 채널 폴리실리콘층 위에 예정된 두께의 SOG막을 도포하는 단계와, SOG막을 열처리할때 SOG막 내의 수소와 외부로 빠져나가는 것을 억제하기 위해 SOG막 상부에 실리콘 절연막을 증착시키는 단계와, 일정 온도에서 일정 시간동안 열처리를 행하여 SOG막 내의 수소를 채널영역으로 침투시키는 단계와, 보호층으로 증착된 실리콘 절연막과 SOG막을 제거하고 이후의 박막 트랜지스터 제조공정을 행하는 단계로 이루어지는 기술이다.

Description

폴리실리콘 박막트랜지스터 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1C도는 본 발명의 제 1 실시예에 의해 저부 게이트 박막 트랜지스터를 제조하는 단계를 도시한 단면도이며, 제2A도 내지 제2C도는 본 발명의 제 2 실시예에 의해 상부 게이트 박막트랜지스터를 제조하는 단계를 도시한 단면도이다.

Claims (4)

  1. 폴리실리콘 박막 트랜지스터 제조방법에 있어서, 박막 트랜지스터 오프시 누설전류를 감소시키고, 박막 트렌지스터 동작시 구동전류를 증가시켜 폴리실리콘 박막 트랜지스터 특성을 향상시키기 위해, 소오스, 드레인 및 채널영역을 갖는 폴리실리콘층 상부에 SOG막을 도포하는 단계와, SOG막을 열처리할때 SOG막 내의 수소가 외부로 빠져나가는 것을 억제하기 위해 SOG막 상부에 실리콘 절연막을 증착시키는 단계와, 일정 온도에서 일정시간동안 열처리를 행하여 SOG막 내의 수소를 채널영역을 갖는 폴리실리콘층에 침투시키는 단계와, 실리콘 절연막과 SOG막을 제거하는 단계를 포함하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터 제조방법.
  2. 제 1 항에 있어서, 상기의 SOG막을 열처리할떼 SOG막 상부에 실리콘 절연막을 증착시키지 않은 상태에서 열처리 하는 것을 포함하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터 제조방법.
  3. 제 1 항에 있어서, 상기의 SOG막 내의 수소를 채널영역으로 침투시키는 기술을 하부 게이트 박막 트랜지스터에 적용하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터 제조방법.
  4. 제 1 항에 있어서, 상기한 SOG막의 수소를 채널영역으로 침투시키는 기술을 상부 게이트 박막 트랜지스터에 적용하는 것을 특징으로 하는 폴리실리콘 박막 트랜지스터 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920027054A 1992-12-31 1992-12-31 폴리실리콘 박막 트랜지스터의 제조 방법 KR960003857B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920027054A KR960003857B1 (ko) 1992-12-31 1992-12-31 폴리실리콘 박막 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920027054A KR960003857B1 (ko) 1992-12-31 1992-12-31 폴리실리콘 박막 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR940016752A true KR940016752A (ko) 1994-07-25
KR960003857B1 KR960003857B1 (ko) 1996-03-23

Family

ID=19348203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920027054A KR960003857B1 (ko) 1992-12-31 1992-12-31 폴리실리콘 박막 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR960003857B1 (ko)

Also Published As

Publication number Publication date
KR960003857B1 (ko) 1996-03-23

Similar Documents

Publication Publication Date Title
KR920018978A (ko) 활성 매트릭스 표시 장치용 고이동도 집적화 구동기 및 그 제조방법
KR930006976A (ko) 전계(電界) 트랜지스터 및 그 제조방법
KR930018648A (ko) 반도체 장치 제조방법
KR920022548A (ko) 박막 트랜지스터를 향상시키는 반도체 디바이스
KR950003900A (ko) 구동 회로 내장형 액정 표시 장치의 제조 방법
KR940016563A (ko) 폴리실리콘 박막트랜지스터의 수소화처리방법
KR940016752A (ko) 폴리실리콘 박막트랜지스터 제조방법
KR950021267A (ko) 수소화 효과 증대를 위한 반도체 소자의 제조방법
KR970018720A (ko) 박막트랜지스터 제조방법
KR920009980B1 (ko) 반도체장치
KR940008128A (ko) 스핀 온 글래스와 산소 플라즈마를 이용한 폴리실리콘 박막트랜지스터의 수소화 처리방법
KR930022591A (ko) 모스트랜지스터의 제조방법
KR920015641A (ko) 전계효과 트랜지스터가 구비된 반도체 디바이스 제조방법
JPS6417471A (en) Semiconductor device
KR970054383A (ko) 반도체 소자의 실리사이드 형성 방법
KR960026438A (ko) 박막 트랜지스터 제조방법
JPS57106078A (en) Mos semiconductor device
KR950012645A (ko) 반도체 장치의 박막 트랜지스터 제조방법
KR970054416A (ko) 모스 전계효과 트랜지스터의 제조방법
KR950004565A (ko) 다결정 실리콘 박막 트랜지스터와 그 제조 방법
KR940027193A (ko) 박막트랜지스터 제조방법
KR960019608A (ko) 반도체 소자의 트랜지스터 제조방법
KR940022754A (ko) Soi구조 모스패트(mosfet) 제조방법
KR970013407A (ko) 모스 트랜지스터 제조 방법
KR970054191A (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee