KR940008274A - 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로 - Google Patents

제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로 Download PDF

Info

Publication number
KR940008274A
KR940008274A KR1019930019625A KR930019625A KR940008274A KR 940008274 A KR940008274 A KR 940008274A KR 1019930019625 A KR1019930019625 A KR 1019930019625A KR 930019625 A KR930019625 A KR 930019625A KR 940008274 A KR940008274 A KR 940008274A
Authority
KR
South Korea
Prior art keywords
digital
analog
output
input
converter
Prior art date
Application number
KR1019930019625A
Other languages
English (en)
Inventor
바르로우에 씨에르리
칼르 오리비에르
Original Assignee
아르레뜨 다낭제
똥송-쎄 에스 에프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아르레뜨 다낭제, 똥송-쎄 에스 에프 filed Critical 아르레뜨 다낭제
Publication of KR940008274A publication Critical patent/KR940008274A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0612—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic over the full range of the converter, e.g. for correcting differential non-linearity
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Abstract

아나로그-디지탈 코팅 회로는 아나로그-디자탈 변환기에서 병렬로 교차 검출기를 구비한다. 교차 검출기는 변환기의 입력 아나로그 신호에서 동작하고, 지연 회로에 의해,변환기의 변환 시간을 고려해서 동작하고, 변환기 출력에서 위치된 디지탈 레지스터에서 값의 기록을 명령한다. 코딩 회로의 출력에서 위치된 디지탈 감산기는 디지탈 레지스터에서 기억화되고 변환기의 오프세트 전압에 대응하는 디지탈 값의 시스템적인 공제(변환기에 의해 전달된 디지탈값으로부터)를 한다.

Description

제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코팅 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명에 따른 제로 오프세트의 자동 보상을 갖는 아나로그/디지탈 인코딩 회로의 다이어그램도.

Claims (4)

  1. 자동 교차를 갖는 아나로그 입력 신호와 작동하고, 입력 아나로그 신호를 변환 시간을 갖는 디지탈 샘플 시퀀스로 변환하는 아나로그-디지탈 변환기(아나로그 데이타 입력과 디지탈 데이타 입력을 갖는)와, -아나로그-디지탈 변환기의 입력 아나로그 신호에 작동하고 출력 2진 신호를 전달하며, 교차 검출 회로의 하나의 상태가, 다른 상태가 교차를 나타내지 않는 동안, 교차를 나타내는 교차 검출기와, -아나로그-디지탈 변환기의 디지탈 데이타 출력에 연결된 하나의 디지탈 데이타 입력 , 지연 회로 출력에 연결되고 교차를 나타내는 상기 출력 신호의 2진상태에 민감한 하나의 기억화 제어 입력, 및 디지탈 데이타 출력을 갖는 디지탈 레지스터와, -아나로그-디자탈 변환기의 디지탈 데이타 출력에 연결된 디지탈 데이터의 부가 입력, 디지탈 레지스터의 디지탈 데이타 출력에 연결된 디지탈 데이타의 감산 입력, 및 아나로그-디지탈 코딩 회로 출력을 구비하는 디지탈 데이타 출력을 갖는 디지탈 감산기를 구비하는 것을 특징으로 하는 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로.
  2. 제1항에 있어서, 교차 검출기는 정극성 전압 임계치를 갖는 하나의 비교기와 부극성 전압 임계치를 갖는 다른 비교기인 2개의 비교기를 가지며, 상기 전압 임계치는 아나로그-디지탈 변환기의 디지탈 데이타 출력의 최소한 주목할만한 디지트에 대응하는 전압 수치와 같거나 낮은 절대치로 되고, 특정한 논리 레벨을 이루기 위해 2개의 비교기의 출력 상태를 결합하는 논리 게이트는 아나로그-디지탈 변환기의 아나로그 데이타 입력의 교차에 대응하는 것을 특징으로 하는 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로.
  3. 제1항에 있어서, 지연회로는 아나로그-디지탈 변환기의 샘플링 주파수에 의해 세트된 속도를 갖는 이동 레지스터인 것을 특징으로 하는 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로.
  4. 제1항에 있어서, 디지탈 감산기는 2개의 입력을 갖는 디지탈 가산기를 구비하며, 그중 하나는 사인(sign)인 버터에 의해 앞서는 것을 특징으로 하는 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930019625A 1992-09-25 1993-09-24 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로 KR940008274A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9211451A FR2696300B1 (fr) 1992-09-25 1992-09-25 Circuit de codage analogique-numérique à compensation automatique du décalage du zéro.
FR92-11451 1992-09-25

Publications (1)

Publication Number Publication Date
KR940008274A true KR940008274A (ko) 1994-04-29

Family

ID=9433894

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930019625A KR940008274A (ko) 1992-09-25 1993-09-24 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로

Country Status (7)

Country Link
US (1) US5424738A (ko)
EP (1) EP0589749B1 (ko)
JP (1) JPH06216773A (ko)
KR (1) KR940008274A (ko)
CA (1) CA2106268A1 (ko)
DE (1) DE69305473T2 (ko)
FR (1) FR2696300B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1011899A (ja) * 1996-06-27 1998-01-16 Canon Inc デジタル信号処理装置
US5793318A (en) * 1997-02-05 1998-08-11 Hewlett-Packard Company System for preventing of crosstalk between a raw digital output signal and an analog input signal in an analog-to-digital converter
KR100492988B1 (ko) * 1997-10-28 2005-09-16 삼성전자주식회사 아날로그-디지탈변환회로
KR100284285B1 (ko) * 1998-11-26 2001-03-02 김영환 싸이클릭 아날로그/디지털 변환기
US6177901B1 (en) 1999-02-03 2001-01-23 Li Pan High accuracy, high speed, low power analog-to-digital conversion method and circuit
EP2541213B1 (fr) * 2011-07-01 2017-03-08 EM Microelectronic-Marin SA Procédé pour réduire la non linéarité pendant la mesure d'un paramètre physique et circuit électronique pour sa mise en oeuvre
US8730074B1 (en) * 2013-01-14 2014-05-20 Intel Corporation Successive approximation analog-to-digital conversion with gain control for tuners
DE102014014449A1 (de) * 2014-09-26 2016-03-31 Giesecke & Devrient Gmbh Verfahren und Sicherheitsmodul zum Empfang von zwei Signalen

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3982241A (en) * 1974-08-19 1976-09-21 Digital Equipment Corporation Self-zeroing analog-to-digital conversion system
FR2396463A1 (fr) * 1977-06-30 1979-01-26 Ibm France Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique
DE3031592A1 (de) * 1980-08-21 1982-03-18 Siemens AG, 1000 Berlin und 8000 München Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec)
US4390864A (en) * 1981-05-11 1983-06-28 Ormond A Newman Analog to digital converter without zero drift
US4608553A (en) * 1981-05-11 1986-08-26 Ormond A Neuman Analog to digital converter without zero drift
JPS61292067A (ja) * 1985-06-19 1986-12-22 Mitsubishi Electric Corp 電力量測定方法
JPS6416024A (en) * 1987-07-09 1989-01-19 Matsushita Electric Ind Co Ltd Offset correction type analog/digital converter
USRE34428E (en) * 1988-12-02 1993-11-02 John Fluke Mfg. Co., Inc. Analog-to-digital converter with offset voltage polarity inversion
US5101395A (en) * 1990-06-11 1992-03-31 International Business Machines Corporation Data detection employing high-speed baseline tracking compensation
JP2924373B2 (ja) * 1990-11-02 1999-07-26 日本電気株式会社 Ａ／ｄ変換回路
JP3568327B2 (ja) * 1996-06-26 2004-09-22 日本合成化学工業株式会社 パージング剤

Also Published As

Publication number Publication date
EP0589749A1 (fr) 1994-03-30
FR2696300B1 (fr) 1994-11-18
US5424738A (en) 1995-06-13
CA2106268A1 (fr) 1994-03-26
JPH06216773A (ja) 1994-08-05
EP0589749B1 (fr) 1996-10-16
DE69305473D1 (de) 1996-11-21
DE69305473T2 (de) 1997-02-27
FR2696300A1 (fr) 1994-04-01

Similar Documents

Publication Publication Date Title
US11316505B2 (en) Delay based comparator
KR100333006B1 (ko) 서브-레인징아날로그-디지탈변환기
KR920007358A (ko) 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
KR890003136A (ko) 전병렬 축차 비교형 아날로그-디지탈 변환기
US3737893A (en) Bipolar conversion analog-to-digital converter
KR940008274A (ko) 제로 오프세트에 대해 자동 보상을 갖는 아나로그-디지탈 코딩 회로
KR880013330A (ko) D/a 변환기
KR920007360A (ko) 아나로그-디지탈 변환 시스템 및 아나로그 신호를 디지탈 신호로 변환시키는 방법
KR840001020A (ko) 아나로그 디지탈 변환회로
KR900013725A (ko) 전압추정기를 지니는 다단게 플래시(flash) 아날로그 디지탈 변환기
KR900005180A (ko) 아날로그 신호 대수 엔빌로프 검파기
KR970077995A (ko) 플래시형 아날로그-디지탈 변환기
KR840004337A (ko) Pcm 신호 부호기
CN205545208U (zh) 一种模数转换电路及模数转换器
SU1172015A1 (ru) Преобразователь напр жени в частоту
KR930000961Y1 (ko) 비교기를 이용한 실시간 a/f 인터페이스 회로
KR880002500B1 (ko) 16비트용 고속 a/d 콘버터
KR880009485A (ko) 전파형 아날로그-디지탈 변환기
JPS5737922A (en) A/d converter and its output extending system
SU805337A1 (ru) Функциональный преобразователь
JPS564930A (en) Bipolar analog-digital conversion system
SU1197092A1 (ru) Адаптивный квантователь
CN117692002A (zh) 一种模数转换电路及转换方法
KR860002713A (ko) 레벨 표시기
JPS5762627A (en) Analogue-digital converter

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid