KR940008094A - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR940008094A KR940008094A KR1019920015860A KR920015860A KR940008094A KR 940008094 A KR940008094 A KR 940008094A KR 1019920015860 A KR1019920015860 A KR 1019920015860A KR 920015860 A KR920015860 A KR 920015860A KR 940008094 A KR940008094 A KR 940008094A
- Authority
- KR
- South Korea
- Prior art keywords
- hemispherical surface
- semiconductor device
- capacitor
- source
- forming
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 6
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims abstract 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract 4
- 229910052710 silicon Inorganic materials 0.000 claims abstract 4
- 239000010703 silicon Substances 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 3
- 238000004321 preservation Methods 0.000 claims abstract 3
- 238000000151 deposition Methods 0.000 claims 2
- 230000008021 deposition Effects 0.000 claims 1
- 238000002955 isolation Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반구형 표면을 가진 실리콘(hemispherical grain;HSG)을 이용한 캐패시터에서 가장취약한 CCST(constant current stress time)특성을 개선한 반도체 소자의 캐패시터 제조방법에 관한 것으로, 반도체기판(1), 소자분리절연막(2), 드렌인(3), 소오스(4), 게이트산화막(5), 게이트전극(6), 절연층(7)을 갖는 MOSFET의 반도체 소자의 캐패시터 제조방법에 있어서, 상기 소오스(4)를 마스크패턴하고 콘택홀을 형성하여 전하보존실리콘층(8)을 증착한 다음에 기존의 반구형 표면을 형성하는 제1단계, 상기 제1단계 후에 상기 반구형 표면의 뾰족한 끝부분을 산화 시키는 제2단계 및 상기 제2단계 후에 상기 산화된 반구형 표면의 뾰족한 끝부분을 제거하는 제3단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 소자의 캐패시터 형성도.
Claims (2)
- 반도체기판(1), 소자분리절연막(2), 드레인(3), 소오스(4), 게이트산화막(5), 게이트전극(6), 절연층(7)을 갖는 MOSFET의 반도체 소자의 캐패시터 제조방법에 있어서, 상기 소오스(4)를 마스크패턴하고 콘택홀을 형성하여 전하보존실리콘층(8)을 증착한 다음에 기존의 반구형 표면을 형성하는 제1단계, 상기 제1단계 후에 상기 반구형 표면의 뾰족한 끝부분을 산화 시키는 제2단계 및 상기 제2단계 후에 상기 산화된 반구형 표면의 뾰족한 끝부분을 제거하는 제3단계로 구비되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제1항에 있어서, 전하보존실리콘층(8)은SiH4가스를 증착 온도 550 내지 615℃, 압력 1000mtorr 이하에서 증착되어 지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015860A KR100252758B1 (ko) | 1992-09-01 | 1992-09-01 | 반도체소자의캐패시터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920015860A KR100252758B1 (ko) | 1992-09-01 | 1992-09-01 | 반도체소자의캐패시터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940008094A true KR940008094A (ko) | 1994-04-28 |
| KR100252758B1 KR100252758B1 (ko) | 2000-04-15 |
Family
ID=19338880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920015860A KR100252758B1 (ko) | 1992-09-01 | 1992-09-01 | 반도체소자의캐패시터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100252758B1 (ko) |
-
1992
- 1992-09-01 KR KR1019920015860A patent/KR100252758B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100252758B1 (ko) | 2000-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5130264A (en) | Method of making a thin film transistor | |
| KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
| KR970008597A (ko) | 원통형 캐패시터의 제조방법 | |
| JPS6430272A (en) | Thin film transistor | |
| KR940008094A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960026821A (ko) | 캐패시터 제조방법 | |
| KR940001346A (ko) | 반도체 소자분리막 제조방법 | |
| KR950026042A (ko) | 적층 캐패시터 제조방법 | |
| KR950025868A (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR970054242A (ko) | 반도체 소자의 제조방법 | |
| KR960035974A (ko) | 트랜지스터 몸체와 도체사이의 내부연결 형성 방법 | |
| KR900002402A (ko) | 필드 분리형성에 따른 토퍼러지가 감소된 반도체의 제조방법 | |
| KR960030414A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970053822A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR950004548A (ko) | 반도체소자 제조방법 | |
| KR910020935A (ko) | 커패시터 특성을 갖는 반도체 제조방법 | |
| KR930014801A (ko) | 반도체 소자의 전하저장전극 제조방법 | |
| KR900017141A (ko) | 반도체소자 제조 공정중의 버리드 콘택(Buried Contact) 형성방법 | |
| KR960026839A (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| KR930001424A (ko) | 반도체 dram 소자의 캐패시터 제조방법 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| JPS6422047A (en) | Manufacture of semiconductor integrated circuit | |
| KR920022477A (ko) | 반도체 장치의 비어 콘택 제조 방법 | |
| KR930009082A (ko) | 트랜치형 dram셀 제조방법 | |
| JPS6489539A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |