KR940006935B1 - 티브이 신호의 라인 더블러장치 - Google Patents

티브이 신호의 라인 더블러장치 Download PDF

Info

Publication number
KR940006935B1
KR940006935B1 KR1019910023994A KR910023994A KR940006935B1 KR 940006935 B1 KR940006935 B1 KR 940006935B1 KR 1019910023994 A KR1019910023994 A KR 1019910023994A KR 910023994 A KR910023994 A KR 910023994A KR 940006935 B1 KR940006935 B1 KR 940006935B1
Authority
KR
South Korea
Prior art keywords
signal
signals
output
adder
delayed
Prior art date
Application number
KR1019910023994A
Other languages
English (en)
Other versions
KR930015662A (ko
Inventor
홍성훈
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019910023994A priority Critical patent/KR940006935B1/ko
Priority to EP92403524A priority patent/EP0551036B1/en
Priority to DE69229908T priority patent/DE69229908T2/de
Priority to US07/996,038 priority patent/US5339109A/en
Priority to JP4344587A priority patent/JPH0686239A/ja
Publication of KR930015662A publication Critical patent/KR930015662A/ko
Application granted granted Critical
Publication of KR940006935B1 publication Critical patent/KR940006935B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/28—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical producing multiple scanning, i.e. using more than one spot at the same time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Television Systems (AREA)

Abstract

내용 없음.

Description

티브이 신호의 라인 더블러장치
제1도의 (a) 내지 (d)는 종래에 따른 필드내 보간방법의 블록도 및 설명도.
제2도의 (a)와 (b)는 종래에 따른 필드간 보간방법의 블록도 및 설명도.
제3도의 (a) 내지 (d)는 제1도와 제2도에 따른 주사선 보간 방법에 의한 파형도.
제4도는 본 발명의 제한된 라인 더블러의 전체 구성도.
제5도와 제6도는 본 발명에 따른 제한된 라인 더블러에 대한 보간기의 상세 회로도.
제7도의 (a) 내지 (f)는 본 발명의 에지 패턴에 따른 제어 신호의 특성도.
제8도는 본 발명에 따른 2차원 영역에서의 제안된 보간방법을 보인 설명도.
* 도면의 주요부분에 대한 부호의 설명
21 : 제안된 라인 더블러의 보간기 22,23 : 제1,2시간압축기
24,26 : 제1,2가산기 25 : 증폭기
27 : 샘플메모리부
(28,29,33,34), (52,53,57,58) : 제1-제4 1샘플메모리부
32,56 : 1라인메모리부
(30,31,35-40,50), (54,55,59-64,74) : 제1-제9가산기
(41-44), (65-68) : 제1-제4절대값 발생부
(45-48),(69-72) : 제1-제4비교부
49,73 : 비트가산기 51,76 : 멀티플렉서
52,80 : 1/2증폭기 75 : IIR필터부
75-1,75-3 : 제10,11가산기 75-2 : 증폭기
75-4 : 제5 1샘플메모리부 77,78 : 제1,2가변증폭기
79 : 제12가산기 AND1,AND2 : 앤드게이트
EX-OR1,EX-OR2 : 익스클루시브오아게이트
I1-14 : 인버터
본 발명은 비월주사(interlaced scan)방법의 티브이신호의 주사선 수를 2배로 증가시키는 것에 관한 것으로, 특히 기존의 라인 반복(line repetition)과 수직평균방법을 사용할 경우 대각선 변화를 갖는 영상에서 발생하는 스텝 에지(step edge)를 제거하는데 적당하도록 한 티브이 신호의 라인 더블러장치에 관한 것이다.
일반적으로 티브이 방법에서는 비월주사에 의한 화질저하 요소로 라인구조(line structure),라인 플리커(line f1icker), 수직해상도 부족등의 문제가 발생된다.
따라서, 종래에서는 이러한 문제를 해결하기 위한 주사선 수 증가방법으로 이전 주사선을 반복해서 보여주는 라인반복방법과, 보간될 주사선의 위/아래 주사선을 평균하여 사용하는 평균방법에 의한 필드내 보간(inter-field interpolation)방법과 이 진 필드의 주사선을 대입하는 필드간 보간(inter-field interpolation)방법이 사용되어 왔다.
즉, 필드내 보간방법은 제1도에 도시된 바와같이 먼저 제1도의 (a)와 (b)는 라인반복을 사용한 보간기의 블럭도 및 설명도로서, 입력되는 영상신호(Yin)가 지연되어 출력되는 1라인메모리부(1)와, 상기 1라인메모리부(1)에서 지연된 신호와 영상신호(Yin)과 각기 2/1시간 압축되어 출력되는 제1,2시간압축기(2)(3)와, 상기 제1,2시간압축기(2)(3)의 출력값이 선택되어 출력되는 스위치(SW1)로 구성된다.
그리고, 제1도의 (c)와 (d) 는 라인 평균에 의한 주사선 보간기의 블럭도 및 설명도로서, 입력되는 영상신호(Yin)가 지연되어 출력되는 1라인메모리부(4)와, 상기 1라인메모리부(4)에 지연된 신호와 원신호(Yin)가 가산되어 출력되는 가산기(5)와, 상기 가산기(5)에서 출력된 신호가 1/2레벨로 증폭되어 출력되는 1/2증폭기(6)와, 상기 1/2증폭기(6)에서 증폭된 신호와 원신호(Yin)가 각기 시간 압축되어 출력되는 제1,2시간압축기(7)(8)와, 상기 제1,2시간압축기(7)(8)의 출력값이 선택되어 출력되는 스위치(SW2)로 구성된다.
또한, 필드간 보간방법은 제2도의 (a)와 (b)에 도시된 필드간 보간기의 블력도 및 설명도로서, 입력되는 영상신호(Yin)가 지연되어 출력되는 1필드메모리부(9)와, 상기 1필드메모리부(9)에서 지연된 신호와 원신호가 각기 시간 압축되어 출력되는 제1,2시간압축기(10)(11)와, 상기 제1,2시간압축기(10)(11)의 출력값이 선택되어 출력되는 제3스위치(SW3)로 구성된다.
이와같이 구성된 종래의 기술 동작은 제1도와 제2도에 따른 주사선 보간방법에 의한 파형도를 참조해 설명하면 다음과 같다.
먼저, 제1도의 (b)는 라인 반복에 의한 보간방법으로 보간되어야할 주사선(i)은 이전 라인을 대입하여 사용한다.
즉, 제1도의 (a)에서와 같이 입력되는 영상신호(Yin)는 1라인 메모리부(1)에 의하여 지연된 신호를 제1시간압축기(2)에서 시간 압축되고, 원신호는 제2시간압축기(3)에서 시간 압축된다.
이에따라, 제1스위치(SW1)는 보간될 주사선에 대해서는 상기 제1시간압축기(2)의 출력값을 선택하고, 원래 주사선에 대해서는 상기 제2시간압축기(3)에 의하여 시간 압축된 입력신호를 선택한다.
이때, 그 제1스위치(SW1)의 스위칭 클럭은 입력신호의 1주사선 주기의 1/2이 된다.
그리고, 제1도의(d)는 라인 평균에 의한 보간방법으로 보간되어야할 주사선(i)은 필드내의 위,아래 주사선(i)을 평균하여 사용한다.
즉, 제1도의 (c)에서와 같이 영상신호(Yin)는 1라인메모리부(4)에 의하여 지연된 신호와 가산기(5)에서 가산된 다음 1/2증폭기(6)에서 증폭되고, 그 증폭된 신호와 원신호는 각기 제 1,2 시간압축기(7)(8)에서 2/1시간 압축된다.
이에따라, 제2스위치(SW2)는 제1도의 (a)에서와 같이 보간될 주사선에 대해서는 제1시간압축기(7)의 출력값을 선택하고, 원래 주사선에 대해서는 제2시간압축기(8)의 출력값을 선택한다.
또한, 제2도의 (b)는 필드간 보간방법으로 주사선 수 증가방법을 보여주는데 보간해야할 주사선(i)은 이전 필드의 주사선을 대입하여 보간한다.
즉, 제2도의 (a)에서와 같이 영상신호(Yin)는 1필드메모리부(9)에 의하여 1필드 지연된 후 제1시간압축기(10)에서 시간 압축되고, 아울러 제2시간압축기(11)에서 시간 압축된 신호가 된다.
이에따라, 제3스위치(SW3)는 보간될 라인에 대해서는 제1시간압축기(10)의 출력신호를 선택하고 원래의 주사선에 대해서는 제2시간압축기(11)의 출력신호를 선택한다.
그러나, 이와 같은 종래의 주사선 보간방법은 제3도에서 보간결과를 나타낸 것과 같이 제3도의 (a)는 오리지날 영상이 1필드기간 동안 움직이는 정도를 나타낸 것으로, ①은 정기 영상이고 ②는 우측으로 1샘플이동 ③은 상측으로 1샘플 이동한 경우 ④는 대각선 방향으로 샘플 이동한 예를 보여준다.
제3도의 (b)는 라인 반복에 의한 보간 결과로서 정지 영상과 저속 움직임을 갖는 영상에서 스텝 에지가 많이 나타남을 알 수 있고, 제3도의 (c)는 라인 평균에 의한 보간 결과로서 정지영상과 저속 움직임을 갖는 영상의 에지부분이 흐르게 됨을 알 수 있다.
또한, 제3도의 (d)는 필드간 보간방법에 의한 보간결과로서 정지 영상에서는 정확한 보간이 이루어지지만 움직임을 갖는 영상에서는 보간이 부정확하게 이루어지는 문제점이 있었다.
본 발명은 이와같은 종래의 문제점을 해결하기 위하여 비월주사(interlaced scan)방법의 영상신호(field inage signal)의 에지 패턴에 따라 변화하는 제어신호에 의하여 대각선 방향 평균과 수지방향 평균을 사용하여 주사선을 보간함으로써 보간된 영상에서 발생하는 스텝에지 현상을 제거하도록 한 티브이 신호의 라인 더블러의 장치를 창안한 것으로, 이를 첨부한 도면을 참조해 설명하면 다음과 같다.
제4도는 본 발명의 제안된 라인 더블러의 전체 구성도로서 이에 도시한 바와같이, 입력되는 영상신호(Vi)를 보간에 이용되는 신호로 만들어 출력하는 제안된 라인 더블러의 보간기(21)와, 상기 제안된 라인 더블러의 보간기(21)에서 보간에 이용될 신호와 입력영상신호(Vi)를 각기 2/1시간 압축하는 제1,2시간압축기(22),(23)와 상기 제1,2시간압축기(22)(23)에서 시간 압축된 신호를 각각의 보간될 위치와 원신호 위치에 따라 선택하여 출력하는 스위치(SW21)로 구성한다.
제5도는 본 발명에 따른 제안된 라인 더블러의 보간기 상세 구성도로서 이에 도시한 바와같이 입력되는 영상신호(Vi)를 순차적으로 지연시키는 제1,2 1샘플메모리부(28)(29)와, 입력영상신호(vi)와 상기 제1 1샘플메모리부(28)에서 지연된 신호를 합성하는 제1가산기(30)와, 상기 제 1 1샘플메모리부(28)의 지연된 신호와 제2 1샘플메모리부(29)의 2차 지연된 신호를 합성하는 제2가산기(31)와, 입력영상신호(Vi) 지연시켜 출력하는 1라인메모리부(32)와, 상기 1라인메모리부(32)의 지연된 신호를 다시 순차적으로 지연시켜 출력하는 제3,4 1샘플메모리부(33)(34)와, 상기 1라인메모리부(32) 및 제3 1샘플메모리부(33)의 지연된 신호를 합성하는 제 3 가산기 (35)와, 상기 제3,4 1샘플메모리부(33)(34)의 지연된 신호를 합성하는 제 4가산기 (36)와, 입력영상신호(Vi)와 상기 제4 1샘플메모리부(34)에 의하여 지연된 신호를 합하여 135˚ 대각성분신호의 합(ι)을 만드는 제5가산기(37)와, 상기 제1,3 1샘플메모리부(28)(33)의 지연된 신호를 합하여 수직방향 제어신호(Ho)를 발생함과 아울러 수직방향 성분신호의 합(m)을 만드는 제6,7가산기(38)(39)와, 상기 제2 1샘플메모리부(29)의 지연된 신호와 상기 1라인메모리부(32)의 지연된 신호를 합하여 45˚ 대각성분신호의 합(n)을 만드는 제8가산기(40)와, 상기 제1-제 4가산기(30,31,35,36)에서 출력되는 신호에 의해 각기 절대값을 발생하는 제1-제4절대값 발명부(41-44)와, 상기 제1-제4절대값 발생부(41-44)에서 발생된 절대값을 각기 설정된 기준값(T1-T4)과 비교하는 제1-제4비교부(45-48)와 상기 제1-제4비교부(45-48)에서 출력되는 제어신호(D10-D13)를 합한 후 인버터(I1)(I2)를 통한 2개의 상위비트와 하위비트를 앤드게이트(AND1)를 통하여 출력하는 비트가산기(49)와, 상기 제1-제 4 가산기(30,31,35,36)이 출력 신호를 합하여 차신호 성분의 사인비트를 출력히는 제9가산기(50)D의 사인비트와, 제9가산기(50)의 사인비트와, 상기 제6가산기 (38)의 수평 제어신호(Ho)를 배타 논리합는 익스클루시브오아게이트(EX-OR1)와, 상기 앤드게이트(AND1) 및 익스클루시브오아게이트(EX-OR1)에서, 출력되는 상위 및 하위제어신호(MSB)(LSB)에 따라 수직성분의 합(n)과 45˚ 및 135°대각 성분의 합(n)(ι)을 선택하여 1/2(52)증폭기를 통하여 출력시키는 멀티플렉서(51)로 구성한다.
또한, 제6도는 본 발명에 따른 제안된 라인 더블러의 보간기 상세 구성도로서 이에 도시한 바와같이, 제5 도에서와 같이 입력되는 영상신호(Vi)는 1라인메모리부(56)와, 제3,4 1샘플메모리부(57)(58)에 의하여 지연된 신호와 합하여 135°대각 성분 신호의 합(ι)을 만드는 제5가산기(6l)와, 제1 1샘플메모리부(52)의 지연된 신호와 상기 1라인메모리부(5) 및 제3 1샘플메모리부(57)에 의해 지연된 신호를 합하여 수직방향 제어신호(Ho) 수직방향 성분신호의 합(m)을 만드는 제6,7가산기(62)(63)와, 상기 제1,2 1샘플메모리부(52)(53)의 지연된 신호와 상기 1라인메모리부(56)의 지연된 신호를 합하여 45˚대각성분 신호의 합(n)을 만드는 제 8 가산기(64)와, 제1-제 4 가산기(54,55,59,60) 및 제1-제 4 절대값 발생부(65-68)에 위한 절대값을 설정된 기준값(T1-T4)과 비교하여 에지 패턴에 따른 제어신호(D10-D13)를 각각 출력하는 제1-제4비교부(69-72)와, 그 제어신호(D10-D13)를 비트가산기(73)에서 가산한 후 인버터(I3)(I4)에 의한 상위비트와 하위비트로 앤드화하는 앤드게이트(AND2)와, 상기 제1-제 4 가산기(54,55,59,60)의 출력신호를 제 9 가산기(74)에서 합한 후 사인비트로 출력되어 수평제어신호와 배타 논리합하는 익스클루시브오아게이트(EX-OR2)로 구성된 제안된 라인 더블러의 보간기에 있어서, 상기 앤드게이트(AND2)의 출력신호를 제10가산기(75-1)를 통하여 증폭기(75-2)에서 증폭한 후 그 신호를 제11가산기(75-3)를 다시 통하여 출력 제어신호로 출력함과 아울러, 제5 1샘플메모리부(75-4)에서 지연된 신호로 상기 제10,11가산기(75-1)(75-3)에 피이드백시키는 IIR 필터부(75)와, 상기 익스클루시브오아게이트(EX-OR2)의 출력신호에 따라 45° 몇 135°대각성분의 합(n)(ι)을 선택하여 출력시키는 멀티플렉서(76)와, 상기 멀티플렉서(76)의 출력신호를 IIR필터부(75)로부터의 출력신호(α)에 의해 가변 증폭하는 제1가변증폭기(77)와, 수직성분의 합(m)을 상기IIR 필터부(75)의 출력신호(α)에 의해 가변 증폭하는 제2가변증폭기(78)와, 상기 제1,2가변증폭기(77)(78)의 출력 신호를 합성하여 1/2증폭기(80)를 통해 출력시키는 제1,2가산기(80)를 포함하여 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 제4도 내지 제8도를 참조해 설명하면 다음과 같다.
제4도는 기존의 티브이신호에 대해서 분리된 휘도 및 색도신호를 입력(Vi)으로 하여 제5도 및 제6도에서와 같이 제안된 라인 더블러의 보간기(21)에 의하여 보간에 이용될 신호를 만든다. 이 보간에 이용될 신호와 입력영상신호는 제1,2시간압축기(22)(23)에서 각각 2/1시간 압축된 후 스위치(SW21)에 의하여 원신호 위치에 대해서는 제2시간압축기(23)의 출력신호를 선택하고, 보간될 위치에 대해서는 제1시간압축기(22)의 출력신호를 선택하여 출력(Vout)한다. 이때 스위치(SW21)의 스위칭클럭은 TH/2(TH: NTSC인 경우 약 63.5μsec)이다.
즉, 제5도와 제6도에서 제4도의 제안된 라인 더블러의 보간기(21)의 상세 설명을 하면, 먼저, 제5도에서 입력되는 비월 주사방식의 영상신호(Vi)는 1라인메모리부(32)와 제3,4 1샘플메모리부(33)(34)에 의하여 지연된 신호와 합하여 135˚ 대각성분 신호의 합(ι)을 만들고, 제1 1샘플메모리부(30)의 지연된 신호와 1라인메모리부(32) 및 제3 1샘플메모리부(33)에 의하여 지연된 신호가 합해져서 수직방향 성분신호의 합(m)을 만든다. 그리고, 제1,2 1샘플메모리부(28)(29)에 의해 지연된 신호와 상기 1라인메모리부(32)의 지연된 신호가 합해져서 45°대각성분 신호의 합(n) 신호를 만든다.
또한, 상기 제1-제 4 가산기(30,31,35,36)의 출력신호를 제1-제 4 절대값 발생부(41-44)에 의해 제1-제4비교부(45-48)를 통하여 제8도의 (a) 내지 (f)와 같이 에지 패턴에 따른 제어신호(D10-D13)를 발생하고, 제6가산기(38)의 출력 사인비트인 수직방향의 차신호 성분의 사인비트에 의해 수직방향 제어신호(Ho)를 발생시킨다.
이에따라, 상기 제어신호(D10-D13)는 비트가산기(49)에서 합해진 후 인버터(I1)(I2)에 의한 2개의 상위비트(MSB)와 1개의 하위비트(LSB)로 앤드게이트(AND1)에 입력되는데, 이때 에지 패턴이 대각방향의 패턴(45˚또는 135˚)이면 상기 앤드게이트(AND1)의 출력은 하이 상태이고 수평 또는 수직 방향의 에지이면 앤드게이트(AND1)의 출력은 로우 상태가 된다.
그리고, 상기 제1-제4가산기(30,31,35,36)에 의하여 만들어진 차신호가 제9가산기(50)에서 합해진 후사인비트(1비트)로 출력되면, 이 사인비트는 수직 차신호의 사인비트(Ho)와 익스클루시브오아게이트(EX-OR1)에서 배타 논리합되어 같은 사인비트이면 45˚ 에지이므로 로우레벨(0)값을 출력하고, 다른 사인비트이면 135˚에지이므로 하이레벨(1)값을 출력한다.
따라서, 상기 앤드게이트(AND1)의 출력신호와 익스클루시브오아게이트(EX-OR1)의 출력 신호는 멀티플렉서(51)의 상위 및 하위제어신호(MSB),(LSB)로 사용되어, 두 제어신호가 모두 하이상태(1,1)이면 45°대각성분의 합인 n값을 출력하고 (0,0) 또는 (0,1)이면 수직성분의 합인 m값을 출력한다.
그리고, (1,0)이면 135˚대각성분의 합인 ι값을 출력한다.
이와같은 상기 멀티플렉서(51)의 출력신호는 1/2증폭기(52)에 의해 1/2된 후 보간에 이용될 출력신호를 출력한다.
한편, 제6도는 제5도에서 설명한 바와같은 방법으로 135˚ 대각성분의 합인 ι과 수직방향 성분의 합인m, 그리고 45°대각성분의 합인 n값을 만들고 에지 패턴의 제어신호(D10-D13)와 수직방향 제어신호(Ho)를 만든다.
이에따라 익스클루시브오아게이트(EX-OR2)의 출력신호 즉, 대각방향의 에지 패턴이 45˚인가 135°인가를 판단한 제어신호에 의하여 멀티플렉서(76)는 135˚ 성분의 합(ι) 또는 45˚성분의 합(n)을 출력한다.
또한, 앤드게이트(AND2)의 출력신호 즉, 대각 에지 패턴에 대한 가부를 판단한 제어신호는 IIR 필터부(75)에 의하여 일관성이 유지되는데, 그 IIR 필터부(75)는 에지 패턴을 판단하는 제어신호의 일관성을 유지하여 판단 오차로 인한 두드러진 화질 저하 현상을 막기 위한 필터로써 입력을 Ci(n)이라 하면 그 출력은 Co(n) =K·Ci(n)+(1-K)Co(n-1)로 계산된다.
이 필터의 주파수 응답은로써 K값이 커질수록 입력신호에 민감한 출력신호를 발생시킴을 알 수 있다.
이에 따라, 상기 IIR 필터부(75)의 출력신호 Co(n)는 제1가변증폭기(77)에서 멀티플렉서(76)의 출력인 대각성분의 합에 곱해지고, 제2가변증폭기(78)에서 수직성분의 합(m)에 곱해진다.
이 두신호는 제12가산기(79)에 의하여 더해진후 1/2증폭기(80)를 통과한 후 보간이 이용될 샘플로 출력된다.
그러므로, 제7도는 에지 패턴에 따른 제어신호의 특성을 나타낸 것으로 제8도에서와 같이 보간될 샘플을 i라 할 때
의 제어신호는 에지 패턴에 따라 다음과 같이 변환한다.
제7도의 (a) 내지 (d)에서와 같이 대각선 방향으로 변화하는 대각에지의 경우 D10-D13중 일정 문턱전압을 넘는 값은 오직 1개 뿐이고, 135˚에지(＼)인 경우 D10-D13의 합과 Ho를 0 배타 논리합한 값이 +1임을 알 수 있고, 45°인 에지(/)인 경우 D10-D13의 합과 Ho를 배타 논리합한 값이 0이 된다.
그리고, 제7도의 (e)에서와 같이 수직 에지(ι)인 경우는 Ho가 일정 문턱전압을 넘지 못하여 D10-D13에서 일정 문턱 전압을 넘는 값이 0 또는 2개 이상이 된다.
또한, 제7도의 (f)에서와 같이 수평에지(-)인 경우는 Ho가 일정 문턱 전압을 넘으며 D10-D13중 일정 문턱 전압을 넘는 값이 없다.
따라서, 제8도에서와 같이 2차원 영역에서 보간될 샘플에 적용되는 보간값을 135˚에지(＼)인 경우 ι[=1/2(A+F)]를 사용하고 45°에지(ι)인 경우는 n[=1/2
(C+D)]를 사용한다.그리고, 45˚ 또는 135˚에지 이외는 수직평균치m[1/2
(B+E)]를 사용한다.
이상에서 상세히 설명한 바와같이 본 발명은 종래 티브이에서 사용하는 라인 더블링 방법인 고정된 필드내 보간방법이나 필드간 보간방법에서 발생하는 미광(shimmering), 스텝에지 현상과 적합하지 못한 보간에 의한 두드러진 화질 저하 현상을 수평, 수직, 대각선 방향으로 변화하는 에지 패턴을 판단하는 제어신호를 제어함으로써 개선한다.
그리고, 기존의 라인 더블러에서 고려하지 않는 대각방향 성분을 고려함으로써 영상의 대각선 방향 변화에 대응하며, 1라인 메모리와 샘플 메모리만을 사용함으로써 비용이 감소하게 되고, 판단신호의 일관성을 부여함으로써 전체 영상의 주관적 화질을 개선한 효과가 있게 된다.

Claims (4)

  1. 입력되는 영상신호(Vi)의 수직 및 수평과 대각선 방향의 에지 패턴을 판단하여 그 수직방향과 45˚ 및 135˚ 대각 방향 평균값을 이용하여 순차 주사의 영상신호로 변환하기 위한 보간에 이용되는 신호를 출력하는 라인 더블러의 보간기(21)와, 상기 라인 더블러의 보간기(21)에 의한 보간에 이용되는 신호와 입력영상신호를 각기 시간 압축하는 제1,2시간압축기(22)(23)와, 상기 제1,2시간압축기(22)(23)의 출력신호를 각각의 보간될 위치와 원신호 위치에 따라 선택하여 출력시키는 스위치(SW21)로 구성함을 특징으로 하는 티브이 신호의 라인 더블러장치.
  2. 제1항에 있어서, 상기 라인 더블러의 보간기(21)는 입력되는 영상신호(Vi)를 순차적으로 지연시키는 제1,2 1샘플메모리부(28)(29)와, 입력영상신호(Vi)와 상기 제11샘플메모리부(28)에서 지연된 신호를 합성하는 제1가산기(30)와, 상기 제1 1샘플메모리부(28)의 지연된 신호와 제2 1샘플메모리부(29)의 2차 지연된 신호를 합성하는 제2가산기(31)와, 입력영상신호, (Vi)를 지연시켜 출력하는 1라인메모리부(32)와, 상기 1라인메모리부(32)의 지연된 신호를 다시 순차적으로 지연시켜 출력하는 제3,4 1샘플메모리부(33)(34)와, 상기 1라인메모리부(32) 및 제3 1샘플메모리부(33)의 지연된 신호를 합성하는 제3가산기(35)와, 상기 제3, 41샘플메모리부(33)(34)의 지연된 신호를 합성하는 제4가산기(36)와, 입력영상신호(Vi)와 상기 제4 1샘플메모리부(34)에 의하여 지연된 신호를 합하여 135° 대각성분 신호의 합(n)을 만드는 제5가산기(37)와, 상기 제1,2 1샘플메모리부(28)(33)의 지연된 신호를 합하여 수직방향 제어신호(Ho)를 발생함과 아울러 수직방향 성분신호의 합(m)을 만드는 제6,7가산기(38)(39)와, 상기 제2 1샘플메모리부(29)의 지연된 신호와 당기 1라인메모리부(32)의 지연된 신호를 합하여 45° 대각성분 신호의 합(ι)을 만드는 제8가산기(40)와, 상기 제1-제4가산기(30,31,35,36)에tj 출력되는 신호에 의해 각기 절대값을 발생하는 제1-제4절대값 발생부 (41-44)와, 상기 제1-제4절대값 발생부(41-44)에서 발생된 절대값을 각기 설정된 기준값(T1-T4)와 비교하는 제1-제4비교부(45-48)와, 상기 제1-제 4 비교부(45-48)에서 출력되는 제어신호(D10-D13)를 합한 후 인버터(I1)(I2)를 통한 2개의 상위비트와 하위비트를 앤드게이트(AND1)를 통하여 출력하는 비트가산기(49)와, 상기 제1-제4가산기(30,31,35,36)의 출력신호를 합하여 차신호 성분의 사인비트를 출력하는 제9가산기(50)와, 상기 제9가산기(50)의 사인비트와 상기 제6가산기(38)의 수평제어신호(Ho)를 배타 논리합하는 익스클루시브 오아게이트(EX-OR1)와, 상기 앤드게이트(AND1) 및 익스클루시브오아게이트(EX-OR1)에서 출력되는 상위 및 하위제어신호(MSB)(LSB)에 따라 수직성문의 합(m)과 45˚및 135˚대각성분의 합(n)(ι)을 선택하여 1/2증폭기(52)를 통하여 출력시키는 멀티플렉서(51)로 구성된 것을 특징으로 하는 티브이신호의 라인 더블러장치.
  3. 제1항에 있어서, 입력되는 영상신호(Vi)는 상기 제한된 라인 더블러의 보간기(21)는 1라인메모리부(56)와 제3,4 1샘플메모리부(57)(58)에 의하여 지연된 신호와 합하여 135˚대각성분 신호의 합(ι)을 만드는 제5가산기(61)와, 제1 1샘플메모리부(52)의 지연된 신호와 상기 1라인메모리부(5) 및 제3 1샘플메모리부(57)에 의해 지연된 신호를 합하여 수직방향 제어신호(Ho) 및 수직방향 성분신호의 합(m)을 만드는 제6,7가산기(62)(63)와, 상기 제1,2 1샘플메모리부(52)(53)의 지연된 신호와 상기 1라인메모리부(56)의 지연된 신호를 합하여 45˚ 대각성분신호의 합(n)을 만드는 제8가산기(64)와, 제1-제4가산기(54,55,59,60) 및 제1-제4절대값 발생부(65-68)에 의한 절대값을 설정된 기준값(T1-T4)과 비교하여 에지 패턴에 따른 제어신호(D10-D13)를 각각 출력하는 제1-제 4 비교부(69-72)의 그 제어신호(D10-D13)를 비트가산기(73)에서 가산한 후 인버터(I3)(I4)에 의한 상위비트와 하위비트로 앤드화하는 앤드게이트(AND2)와, 상기 제1-제4가산기(54,55,59,60)의 출력신호를 제9가산기(74)에서 합한 후 사인비트로 출력되어 수평제어신호와 배타 논리합하는 익스클루시브오아 게이트(EX-OR2)와, 상기 앤드게이트(AND2)의 출력에 의한 에지패턴을 판단하는 제어신호의 일관성을 유지하도록 출력신호를 발생시키는 IIR 필터부(75)와, 상기 익스클루시브오아게이트(EX-OR2)의 출력신호에 따라 45˚ 및 135˚ 대각성분의 합(n))(ι)을 선택하여 출력시키는 멀티플렉서(76)와, 상기 멀티플렉서(76)의 출력신호를 상기 IIR 필터부(75)로부터의 출력신호에 의해 가변증폭하는 제1가변증폭기(77)와, 수직성분의 합(m)을 상기 IlR 필터부(75)의 출력신호(α)에 의해 가변 증폭하는 제 2 가변증폭기(78)와, 상기 제1,2가변증폭기(77)(78)의 출력신호를 합성하여 1/2증폭기(80)를 통해 출력시키는 제12가산기(80)로 구성된 것을 특징으로 하는 티브이신호의 라인 더블러장치.
  4. 제3항에 있어서, 상기 IIR 필터부(75)는 상기 앤드게이트(AND2)의 출력신호를 제10가산기(75-1)를 통하여 증폭하는 증폭기(75-2)와, 그 증폭된 신호를 제11가산기(75-3)를 통하여 상기 제1,2가변증폭기(77)(78)에 출력함과 아울러 지연된 신호로 상기 제10,11가산기(75-1)(75-3)에 피이드백하는 제5 1샘플메모리부(75-4)로 된 것을 특징으로 하는 티브이신호의 라인 더블러장치.
KR1019910023994A 1991-12-23 1991-12-23 티브이 신호의 라인 더블러장치 KR940006935B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019910023994A KR940006935B1 (ko) 1991-12-23 1991-12-23 티브이 신호의 라인 더블러장치
EP92403524A EP0551036B1 (en) 1991-12-23 1992-12-22 Apparatus for interpolating scanning lines of TV signal in a TV receiver
DE69229908T DE69229908T2 (de) 1991-12-23 1992-12-22 Vorrichtung zur Interpolation der Abtastzeilen eines Fernsehsignals in einem Fernsehempfänger
US07/996,038 US5339109A (en) 1991-12-23 1992-12-23 Apparatus for interpolating scanning lines of TV signal in TV
JP4344587A JPH0686239A (ja) 1991-12-23 1992-12-24 テレビ信号の走査線補間装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910023994A KR940006935B1 (ko) 1991-12-23 1991-12-23 티브이 신호의 라인 더블러장치

Publications (2)

Publication Number Publication Date
KR930015662A KR930015662A (ko) 1993-07-24
KR940006935B1 true KR940006935B1 (ko) 1994-07-29

Family

ID=19325651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910023994A KR940006935B1 (ko) 1991-12-23 1991-12-23 티브이 신호의 라인 더블러장치

Country Status (5)

Country Link
US (1) US5339109A (ko)
EP (1) EP0551036B1 (ko)
JP (1) JPH0686239A (ko)
KR (1) KR940006935B1 (ko)
DE (1) DE69229908T2 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2090696C (en) * 1992-03-20 2001-08-21 Werner Boie Method and apparatus for direction related interpolation
CA2138834C (en) * 1994-01-07 2004-10-19 Robert J. Gove Video display system with digital de-interlacing
US5625421A (en) * 1994-01-14 1997-04-29 Yves C. Faroudja Suppression of sawtooth artifacts in an interlace-to-progressive converted signal
DE4407101A1 (de) * 1994-03-03 1995-09-14 Siemens Ag Verfahren zur Formatkonversion von in einem ersten Bildpunktraster vorliegenden Bildsequenzen in ein zweites Bildpunktraster
FI96559C (fi) * 1994-06-10 1996-07-10 Nokia Technology Gmbh Menetelmä reunan suunnan tunnistamiseksi lomitellussa televisiokuvassa
JPH08317336A (ja) * 1995-03-15 1996-11-29 Fuji Photo Film Co Ltd 補間画像データ生成装置および方法
US5717466A (en) * 1995-06-29 1998-02-10 Motorola, Inc. Circuit for interpolating scan lines of a video signal and method of using same
US5742350A (en) * 1995-06-29 1998-04-21 Motorola, Inc. Video system performing non-uniform interpolation of color space signals and method of using same
US5532751A (en) * 1995-07-31 1996-07-02 Lui; Sam Edge-based interlaced to progressive video conversion system
KR100287850B1 (ko) * 1997-12-31 2001-05-02 구자홍 디티브이의 디인터레이싱 장치 및 그 방법
US6118488A (en) * 1998-08-31 2000-09-12 Silicon Integrated Systems Corporation Method and apparatus for adaptive edge-based scan line interpolation using 1-D pixel array motion detection
US6782335B1 (en) * 1999-09-27 2004-08-24 General Instrument Corporation Method and system for estimating input power in a cable modem network
US7110612B1 (en) 2001-10-11 2006-09-19 Pixelworks, Inc. Weighted absolute difference based noise reduction method and apparatus
US7154556B1 (en) 2002-03-21 2006-12-26 Pixelworks, Inc. Weighted absolute difference based deinterlace method and apparatus
KR100975787B1 (ko) * 2002-03-27 2010-08-16 톰슨 라이센싱 개선된 대각선 방향의 인핸스먼트로의 업컨버젼
KR100594798B1 (ko) * 2004-12-28 2006-06-30 삼성전자주식회사 저더 검출 장치 및 이를 이용하는 디인터레이싱 장치그리고 그 방법
US7450184B1 (en) 2005-06-27 2008-11-11 Magnum Semiconductor, Inc. Circuits and methods for detecting 2:2 encoded video and systems utilizing the same
US7522214B1 (en) 2005-06-27 2009-04-21 Magnum Semiconductor, Inc. Circuits and methods for deinterlacing video display data and systems using the same
US7414671B1 (en) 2005-06-30 2008-08-19 Magnum Semiconductor, Inc. Systems and methods for display object edge detection and pixel data interpolation in video processing systems
US7538824B1 (en) 2005-08-18 2009-05-26 Magnum Semiconductor, Inc. Systems and methods for reducing noise during video deinterlacing

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0750927B2 (ja) * 1985-11-29 1995-05-31 キヤノン株式会社 画像信号変換装置
JP2653441B2 (ja) * 1987-09-18 1997-09-17 株式会社東芝 順次走査変換回路
JPH02177683A (ja) * 1988-09-29 1990-07-10 Toshiba Corp 画素信号の相関判定および補間データ作成装置
JP2732644B2 (ja) * 1989-02-13 1998-03-30 株式会社東芝 相関判定回路
US4967271A (en) * 1989-04-05 1990-10-30 Ives C. Faroudja Television scan line doubler including temporal median filter
GB2231460B (en) * 1989-05-04 1993-06-30 Sony Corp Spatial interpolation of digital video signals
JPH02312381A (ja) * 1989-05-26 1990-12-27 Victor Co Of Japan Ltd 走査線補間方法
JPH03265290A (ja) * 1990-03-14 1991-11-26 Toshiba Corp テレビジョン信号走査線変換器
US5093721A (en) * 1990-07-10 1992-03-03 Zenith Electronics Corporation Line interpolator with preservation of diagonal resolution
EP0444329A1 (en) * 1990-09-03 1991-09-04 Koninklijke Philips Electronics N.V. Improved image edge direction detection apparatus in video systems

Also Published As

Publication number Publication date
EP0551036B1 (en) 1999-09-01
EP0551036A1 (en) 1993-07-14
US5339109A (en) 1994-08-16
KR930015662A (ko) 1993-07-24
JPH0686239A (ja) 1994-03-25
DE69229908D1 (de) 1999-10-07
DE69229908T2 (de) 2000-03-09

Similar Documents

Publication Publication Date Title
KR940006935B1 (ko) 티브이 신호의 라인 더블러장치
JP2732650B2 (ja) 垂直エッジ検出回路
US5095354A (en) Scanning format converter with motion compensation
KR920004561B1 (ko) 텔레비젼신호의 움직임 검출회로
US4868650A (en) Circuitry for expanding the effect of a video control signal in multiple dimensions
KR950006058B1 (ko) 슈도우메디안 필터를 이용한 주사선 보간기의 보간성분 발생기
JPH06351002A (ja) 動き信号検出方法およびこれを用いた映像信号処理装置
EP0482894A2 (en) Non-interlace television for multi color standards
JPH0832025B2 (ja) 動き摘応型信号処理回路
US5070394A (en) Image signal processing device
US5668609A (en) Motion detector and key signal interpolator using same
KR950007930B1 (ko) 텔레비젼 수상기의 주사선 보간방법
JP2580891B2 (ja) 走査線補間回路
JP2938090B2 (ja) 動き適応処理装置
JPH09130645A (ja) インターレース映像信号の動き検出回路
JP3064295B2 (ja) 動き適応型信号処理回路及びテレビジョン受像機
US5161016A (en) Method of interpolating an image signal using a slope correlation and a circuit thereof
JP2002290926A (ja) 斜め適応型走査線補間装置
JPH0522463A (ja) 動き検出回路
JPH06339124A (ja) 動き検出装置
JP4206827B2 (ja) 映像信号処理装置
JP2822363B2 (ja) 垂直伸長装置
KR920008628B1 (ko) 영상신호의 라인간 보간신호 발생방법 및 회로
JPH0481086A (ja) 動き適応型走査線補間装置
KR0153536B1 (ko) 주사보간 신호발생 회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100630

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee