JP2653441B2

JP2653441B2 - 順次走査変換回路

Info

Publication number: JP2653441B2
Application number: JP62233906A
Authority: JP
Inventors: 成次郎安木; 雅弘山田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-09-18
Filing date: 1987-09-18
Publication date: 1997-09-17
Anticipated expiration: 2012-09-17
Also published as: JPS6477384A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）この発明は、デジタルテレビジョン受像機に使用され
る順次走査変換回路の改良に関する。

（従来の技術）近年、デジタル処理によって、現行方式のデレビジョ
ン画像の高画質化を図る研究，開発が盛んに行なわれて
きておき、その１つの手段として順次走査変換が実用化
されている。この順次走査変換は、インターレースで伝
送されてくるテレビジョン信号をノンインターレースに
変換するもので、走査線構造の見えにくい画像を再生す
るのに好適するものである。

ここで、上記順次走査変換としては、伝送されてきた
水平走査線を２度振ることによりノンインターレースに
変換する手段と、上下の水平走査線から走査を生成し元
の上下の水平走査線関に内挿してノンインターレースに
変換する手段とがある。

第４図は、伝送されてきた水平走査線を２度振ること
でノンインターレース変換を行なう、従来の順次走査変
換回路を示すものである。すなわち、図中11は入力端子
で、インターレースされたテレビジョン信号が供給され
ている。この入力端子11に供給されたテレビジョン信号
は、セレクタ回路12によって、１水平走査期間（以下１
ラインという）毎にラインメモリ13,14に交互に導かれ
る。

この場合、テレビジョン信号がラインメモリ13に導か
れているときには、ラインメモリ13が書き込み状態とな
り、ラインメモリ14が読み出し状態となっている。ま
た、テレビジョン信号がラインメモリ14に導かれている
ときには、ラインメモリ14が書き込み状態となり、ライ
ンメモリ13が読み出し状態となっている。そして、いず
れの場合でも、読み出しは書き込みの２倍の速度で行な
われ、いわゆる倍速に変換されるものである。

ここで、ラインメモリ13,14から読み出されたテレビ
ジョン信号は、セレクタ回15に供給される。このセレク
タ回路15は、読み出し状態となっている側のラインメモ
リ13または14を選択するもので、ここで倍速変換された
ノンインターレースのテレビジョン信号が、出力端子16
から取り出されるものである。

このような構成によれば、入力端子11に供給されたテ
レビジョン信号が、第５図（ａ）に示すような走査線17
〜19を有しているとすると、出力端子16から取り出され
るテレビジョン信号は、同図（ｂ）に示すように、各走
査線17〜19が17a〜19aの位置にもそれぞれ振られるよう
になり、走査線の数が倍となって、ノンインターレース
信号に変換することができるものである。

次に、第６図は、上下の水平走査線から走査線を生成
し元の上下の水平走査期間に内挿しねノンインターレー
スに変換する、従来の順次走査変換回路を示すものであ
る。すなわち、図中20は入力端子で、インターレースさ
れたテレビジョン信号が供給されてる。この入力端子20
に供給されたテレビジョン信号は、ラインメモリ21によ
って１ライン分遅延されたものと、演算回路22で加算さ
れさらに1/2が乗算されることにより、上下に連続する
２本の水平走査線の平均値をとったテレビジョン信号の
算出に供される。

そして、入力端子20に供給されたテレビジョン信号
と、演算回路22から出力されるテレビジョン信号とは、
倍速変換回路23,24にそれぞれ供給される。この倍速変
換回路23,24は、入力されたテレビジョン信号を倍速で
２度出力するもので、各倍速変換回路23,24から出力さ
れるテレビジョン信号は、セレクタ回路25で交互に選択
されて出力端子26から取り出される。

このような構成によれば、入力端子20に供給されたテ
レビジョン信号が、第７図（ａ）に示すような走査線27
〜29を有しているとすると、出力端子26から取り出され
るテレビジョン信号は、同図（ｂ）に示すように、走査
線27が出力された後走査線27と28とを平均した信号を27
aの位置に振り、その後走査線28を振るという動作を繰
り返したものとなり、走査線の数が倍となって、ノンイ
ンターレース信号に変換することができるものである。

ここで、第８図（ａ）は、斜め線Ｚが図中上方に平行
移動している画像を、インターレース走査により表示し
た状態を示している。まず、斜め線Z1は、走査線23,24
によって表示される。そして、次のフィールドでは、斜
め線Z2は、そのフィールドの走査線31,33によって表示
される。さらに、斜め線Z2が図中上方に上がった斜め線
Z3は次のフィールドの走査線30,32によって表示され
る、すなわち、垂直−時間平面でみると、第８図（ｂ）
に示すように、フィールド毎に図中上方に上昇していく
ものである。

ところで、第８図（ａ）に示すインターレース信号
を、例えば第４図に示したような、同一走査線を２度振
るタイプの順次走査変換回路でノンインターレースに変
換すると、第９図（ａ）に示すようになる。まず、斜め
線Z1を表示している走査線32,34は、走査線32が走査線3
3の位置に振られるため、縦方向に繋がった線となる。
同様に、斜め線Z2を表示している走査線31,33は、それ
ぞれ走査線32,34の位置に振られるため、縦方向に繋が
った線となる。

すなわち、垂直−時間平面でみると、第９図（ｂ）に
示すように、現在のフィールドと過去のフィールドと
が、重なりならが図中上方に上がり、縦方向に繋がって
みえるようになり、画質が劣化するという問題が生じ
る。

また、先に第６図に示したような、上下の水平走査線
から走査線を生成し元の上下の水平走査線内に内挿して
ノンインターレースに変換するタイプの順次走査線変換
回路では、縦方向の繋がりは第４図に示したタイプのも
のよりも多少改善されるものの、やはり目に付いてしま
い、画質の劣化を生じるものである。

（発明が解決しようとする問題点）以上のように、従来の順次走査変換回路では、斜め線
が上方に水平移動するような画像をノンインターレース
に変換すると、斜め線が縦方向に繋がってみ見えてしま
い画質の劣化を招くという問題を有している。

そこで、この発明は上記事情を考慮してなされたもの
で、斜め線の動きのある画像をノンインターレースに変
換しても、画質劣化を生じることなく高画質を保持し得
るとともに、簡易な構成で経済的にも有利とし得る極め
て良好な順次走査変換回路を提供することを目的とす
る。

［発明の構成］（問題点を解決するための手段）この発明に係る順次走査変換回路は、インターレース
されたテレビジョン信号を、１水平走査期間内で所定画
素数づつ複数回に渡って順次遅延させる第１の多段遅延
手段と、この第１の多段遅延手段から出力されたテレビ
ジョン信号を、該第１の多段遅延手段による総遅延量と
合わせて、１水平走査期間遅延させる遅延手段と、この
遅延手段から出力されたテレビジョン信号を、１水平走
査期間内で所定画素数づつ複数回に渡って順次遅延させ
る第２の多段遅延手段と、この第２の多段遅延手段で所
定画素数づつ順次遅延される各テレビジョン信号と第１
の多段遅延手段で所定画素数づつ順次遅延される各テレ
ビジョン信号とをそれぞれ比較して、最も類似している
テレビジョン信号同志を取り出す比較選択手段と、この
比較選択手段で取り出された各テレビジョン信号の平均
値をとってインターレースされたテレビジョン信号の水
平走査線間に順次内挿するノンインターレース変換手段
とを備えるように構成したものである。

（作用）上記のような構成によれば、第１及び第２の多段遅延
手段から出力される各テレビジョン信号をそれぞれ比較
して、最も類似しているテレビジョン信号同志の平均値
をとってインターレースされたテレビジョン信号の水平
走査線間に順次内挿するようにしたので、画像の性質を
著しく損うことなく順次走査変換を行なうことができる
ようになり、斜め線の動きのある画像をノンインターレ
ースに変換しても、画質劣化を生じることなく高画質を
保持することができるものである。

また、第１の多段遅延手段から出力されたテレビジョ
ン信号を遅延手段に供給するようにしているので、遅延
手段としては、第１の多段遅延手段による総遅延量と合
わせて、テレビジョン信号を正確に１水平走査期間遅延
させる機能をもてばよいものである。このため、遅延手
段を例えばメモリ通によって構成することを考えた場合
にも、メモリとして１水平走査期間分のテレビジョン信
号を全て記憶するだけの容量をもつものを使用しなくて
済むため、メモリの容量を少なくすることができ、構成
を簡易化し経済的に有利とすることができる。

（実施例）以下、この発明の一実施例について図面を参照して詳
細に説明する。第１図において、35は入力端子で、イン
ターレースされるテレビジョン信号が供給されている。
この入力端子35に供給されたテレビジョン信号は、４つ
の遅延素子36〜39を直列に介して、ラインメモリ40に供
給される。

ここで、上記各遅延素子36〜39は、それぞれテレビジ
ョン信号を１画素遅延させる作用を行なうもので、遅延
素子39から出力されるテレビジョン信号は、入力された
テレビジョン信号に対して４画素遅延されることにな
る。また、上記ラインメモリ40は、遅延素子39から出力
されたテレビジョン信号を、ほぼ１ライン分遅延させる
ものであるが、１ラインを構成する画素数より４画素少
ない遅延回路として機能するように設定されている。つ
まり、遅延素子36〜39とラインメモリ40とで、正確に１
ライン分の遅延が行なわれるようになされているもので
ある。

そして、ラインメモリ40から出力されるテレビジョン
信号は、直列接続された４つの遅延素子41〜44の初段の
遅延素子44に供給されている。これら各遅延素子41〜44
も、それぞれテレビジョン信号を１画素遅延させる作用
を行なうものである。

ここで、入力端子35に供給されたテレビジョン信号
と、各遅延素子36〜39から出力されるテレビジョン信号
とは、セレクタ回路45に供給されるとともに、減算回路
46〜50の一方の入力端子にそれぞれ供給されている。ま
た、ラインメモリ40から出力されたテレビジョン信号
と、各遅延素子41〜44から出力されるテレビジョン信号
とは、セレクタ回路51に供給されるとともに、上記減算
回路46〜50の他方の入力端にそれぞれ供給されている。

そして、上記各減算回路46〜50の出力は、最小値選択
回路25に供給されている。この最小値選択回路52は、各
減算回路46〜50の出力のうち絶対値で最も小さいものを
選択して、セレクタ回路45,51に制御信号を発生するも
のである。また、セレクタ回路45,51は、最小値選択回
路52から出力された制御信号に基づいて、入力テレビジ
ョン信号のいずれかを選択して演算回路53に出力する。

この演算回路53は、両セレクタ回路45,51から出力さ
れたテレビジョン信号を加算して1/2を乗算することに
より、両テレビジョン信号の平均値を有するテレビジョ
ン信号を算出して倍速変換回路54に出力するものでる。
また、前記遅延素子37から出力されるテレビジョン信号
は、倍速変換回路55に供給されている。これら倍速変換
回路54,55は、入力されたテレビジョン信号を倍速で２
度出力するもので、各倍速変換回路54,55から出力され
るテレビジョン信号は、セレクタ回路56で交互に選択さ
れて出力端子57から取り出される。

上記のような構成によれば、遅延素子39,38,37,36の
各出力信号及び遅延素子36への入力信号をそれぞれａ〜
ｅとし、遅延素子41,42,43,44の各出力信号及び遅延素
子44への入力信号をそれぞれＡ〜Ｅとすると、各画素は
第２図に示すような関係となる。ここで、最小値選択回
路52は、 |A−e| |B−d| |C−c| |D−b| |E−a| のうち最小のものを選択し、セレクタ回路45,51によっ
て対応する画素を選択出力される。つまり、（A,e），
（B,d），（C,c），（D,b），（E,a）のうち最も類似し
た画素が選択される。例えば減算回路48の出力が最も小
さい場合、最小値選択回路52は、遅延素子37の出力ｃを
選択するようにセレクタ回路45に制御信号を発生すると
ともに、遅延素子43の出力Ｃを選択するようにセレクタ
回路51に制御信号を発生する。そして、セレクタ回路4
5,51から出力された各画素は、演算回路53で平均値がと
られることにより、第２図中Ｙ点に示す位置に内挿され
る画素として生成される。

このため、第３図に示すように、斜め線Ｚが図中上方
に平行移動するような画像をノンインターレース変換す
る場合、内挿される画素58は、その上下の走査線59,60
のうち斜め線Ｚを表示している画素61,62から生成され
ることになるので、従来のように、斜め線Ｚが縦方向に
繋っがて見えることがなくなり、画質を向上させること
ができる。

また、遅延素子36〜39によって遅延されたテレビジョ
ン信号をラインメモリ40に供給し、遅延素子36〜39によ
る総遅延量と合わせて１水平走査期間分遅延させるよう
にしているので、ラインメモリ40としては、遅延素子36
〜39による総遅延量と合わせて、テレビジョン信号を正
確に１水平走査期間分遅延させる機能をもっていればよ
いものである。すなわち、ラインメモリ40としては、１
水平走査期間分のテレビジョン信号を全て記憶するだけ
の容量をもつものを使用しなくて済むため、その容量を
少なくすることができ、構成を簡易化し経済的に有利と
することができる。

なお、この発明は上記実施例に限定されるものではな
く、この外その要旨を逸脱しない範囲で種々変形して実
施することができる。

［発明の効果］この発明によれば、斜め線の動きのある画像をノンイ
ンターレースに変換しても、画質劣化を生じることなく
高画質を保持し得るとともに、簡易な構成で経済的にも
有利とし得る極めて良好な順次走査変換回路を提供する
ことができる。

【図面の簡単な説明】

第１図はこの発明に係る順次走査変換回路の一実施例を
示すブロック構成図、第２図及び第３図はそれぞれ同実
施例の動作を説明するための図、第４図は及び第５図は
それぞれ従来の順次走査変換回路を示すブロック構成図
及びその動作を説明するための図、第６図は及び第７図
はそれぞれ他の従来の順次走査変換回路を示すブロック
構成図及びその動作を説明するための図、第８図及び第
９図はそれぞれ従来の問題点を説明するための図であ
る。 11……入力端子、12……セレクタ回路、13,14……ライ
ンメモリ、15……セレクタ回路、16……出力端子、17〜
19……走査線、20……入力端子、21……ラインメモリ、
22……演算回路、23,24……倍速変換回路、25……セレ
クタ回路、26……出力端子、27〜34……走査線、35……
入力端子、36〜39……遅延素子、40……ラインメモリ、
41〜44……遅延素子、45……セレクタ回路、46〜50……
減算回路、51……セレクタ回路、52……最小値選択回
路、53……演算回路、54,55……倍速変換回路、56……
セレクタ回路、57……出力端子、58……画素、59,60…
…走査線、61,62……画素。

Claims

(57)【特許請求の範囲】

【請求項１】インターレースされたテレビジョン信号
を、１水平走査期間内で所定画素数づつ複数回に渡って
順次遅延させる第１の多段遅延手段と、この第１の多段遅延手段から出力されたテレビジョン信
号を、該第１の多段遅延手段による総遅延量と合わせ
て、１水平走査期間遅延させる遅延手段と、この遅延手段から出力されたテレビジョン信号を、１水
平走査期間内で所定画素数づつ複数回に渡って順次遅延
させる第２の多段遅延手段と、この第２の多段遅延手段で所定画素数づつ順次遅延され
る各テレビジョン信号と、前記第１の多段遅延手段で所
定画素数づつ順次遅延される各テレビジョン信号とをそ
れぞれ比較して、最も類似しているテレビジョン信号同
士を取り出す比較選択手段と、この比較選択手段で取り出された各テレビジョン信号の
平均値をとって、前記インターレースされたテレビジョ
ン信号の水平走査期間に順次内挿するノンインターレー
ス変換手段とを具備してなることを特徴とする順次走査
変換回路。