KR940006723B1 - 데이타 통신의 다중화 처리회로 - Google Patents

데이타 통신의 다중화 처리회로 Download PDF

Info

Publication number
KR940006723B1
KR940006723B1 KR1019910025703A KR910025703A KR940006723B1 KR 940006723 B1 KR940006723 B1 KR 940006723B1 KR 1019910025703 A KR1019910025703 A KR 1019910025703A KR 910025703 A KR910025703 A KR 910025703A KR 940006723 B1 KR940006723 B1 KR 940006723B1
Authority
KR
South Korea
Prior art keywords
module
channel
signals
distribution module
processing circuit
Prior art date
Application number
KR1019910025703A
Other languages
English (en)
Inventor
김태준
Original Assignee
주식회사 금성사
이헌조
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 금성사, 이헌조 filed Critical 주식회사 금성사
Priority to KR1019910025703A priority Critical patent/KR940006723B1/ko
Application granted granted Critical
Publication of KR940006723B1 publication Critical patent/KR940006723B1/ko

Links

Abstract

내용 없음.

Description

데이타 통신의 다중화 처리회로
제1도는 종래의 데이타 통신 시스템에서 저속데이타의 다중화 처리회로의 일예도.
제2도는 제1도와 관련된 데이타 포맷의 참고도.
제3도는 본 발명에 의한 다중화 처리시스템의 회로블럭도.
제4도는 제3도의 멀티플렉서를 좀더 구체적으로 실현한 참고도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 다중화 처리회로 11 : 채널 모듈
12 : 다중/분배모듈 13 : CPU
14 : 파워모듈
본 발명은 데이타 통신 시스템에서 각종 동기 및 비동기 데이타등을 전송처리하는 수단과 관련된 것으로써, 이는 특히 사용자측의 각종 다양한 데이타 통신 전송수단을 모두 수용처리할 수 있도록 설계된 데이타 통신의 다중화 처리회로에 관한 것이다.
종래 데이타 통신 시스템에서 사용되는 데이타의 다중화 전송처리수단은 크게 동기 시분할 다중전송방식(synchronous TDM)과 비동기 시분할 다중전송방식이 알려져 있다.
또, 상기 전자의 것은 서로의 실현 가능한 전송속도가 신호의 전송속도를 능가할때 가능하며, 복수의 디지틀 신호들을 고속화 하여 각각 할당된 시간대를 통해서 한 전송로에 의한 시분할 전송되는 방식을 말한다. 이 방식은 각 전송로에 전송될 신호의 유무와 무관하게 일정 시간이 할당된다.
한편, 동기 시분할 다중전송방식은 전송 데이타가 없어도 할당 채널을 점유하고 있게 되지만 비동기식은 전송 데이타가 없는 가입자에게는 채널 할당이 없는 전송방식이다.
이러한 종래의 데이타 통신 방식에서 동기 시분할 다중전송방식의 일례로 제1도와 같이 나타내었다.
여기서는 오피스 채널 유니트(23)에서 가입자 신호가 종단되거나 56Kbps의 오피스 채널 유니트(23)는 직접 1차 다중화장치(22)에 연결되며, 9.6Kbps 4.8Kbps, 2.4Kbps의 오피스 채널 유니트(23)는 각각 5,10,20개의 그룹으로 저속 다중화부(21)에 다중화 되어 1차다중화장치(22)에 연결되는 형태이다. 그리고, 이러한 종래 기술에서는 1차 다중화장치(22)로 가해지는 모든 신호 포맷은 바이트 단위로 제2도와 같은 형태로 이뤄져 있다.
또, 56Kbps의 오피스 채널 유니트(23)는 저속 다중화부(21)를 거치지 않고 직접 1차 다중화장치(22)에 연결되는데 이때의 이 오피스 채널 유니트(23)에서 나온 신호 포맷의 첫번째 비트인 f1은 데이타 비트로 사용된다. 또, 저속 다중화부(21)측의 오피스 채널 유니트(23)는 신호 포맷의 f1비트를 저속 데이타 동기비트로 사용하며 8번째 비트인 C8은 망제어 비트로서 데이타 터미날이 전송모드이면 논리 1, 그렇치 않으면 논리 0으로 된다.
그리고, 이러한 시스템에서의 채널 용량은 56Kbps 채널에서는 신호 포맷내의 8번째 비트가 제어용이고 7개 비트가 데이타 비트이므로 최대가 56Kbps가 된다.
또, 저속 다중화부(21)에 의한 조속 데이타 채널에서는 1∼8번째 비트가 동기 및 제어용으로 사용되어 6개 비트가 데이타 비트로 할당되므로 단위 채널당 최대 데이타 용량은 48Kbps이다.
그러나, 이러한 증래 기술에서는 동기 속도모드의 차이에 따른 다중화 처리 장치측의 처리를 위한 부대장치를 필요로 하므로 시스템 증설시 그 구성을 복잡하게 하고 비용이 많이 든다는 단점이 있었다.
또 시스템에서 전이중 비동기 데이타의 수용이 불가능하여 시스템 이용의 호환성을 떨어뜨리는 것이고, 음성 데이타를 제어하는 기능이라던가 또는 ADPCM 등의 압축 기능이 없어 그 시스템의 이용효율을 떨어뜨리는 원인이 되었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 개선할 수 있도록 개발된 것으로서, 이는 특히 이러한 데이타 통신 시스템에서 전이중 음성 데이타나 전이중 비동기 데이타 처리 및 ADPCM 압축 기능등을 모두 수용하여 전송처리할 수 있어 이러한 시스템의 이용효율을 극대화 하는 것이 가능한 다중화 처리회로를 제공코져 한 것이다.
본 발명은 특히 상기예의 목적을 실현할 수 있도록, 각종 터미날에서의 데이타를 서브레이트 신호로 간주하여 다중화 전송처리하는 다중화 처리회로가 각종 터미널과 전송로 사이에 구비되어진 구성의 다중화 처리회로를 특징으로 하는 것이다.
이하에서 이를 좀더 상세히 설명하면 다음과 같다.
즉 제3도는 본 발명에 의한 다중화 처리회로(1)를 나타내었다.
여기서는 각종 비디오 단말(21), 동기단말(32), 비동기단말(33), 음성데이타단말(34), 팩시단말(35)등이 포함된 다종단말부(3)로부터 이어져서 전송로 T라인에 다중 전송처리를 행하는 다중화 처리회로(1)가 연결된 구성이다.
또, 상기 다중화 처리회로(1)는 제4도와 같이 상기 다종단말부(3)에서 출력된 신호를 서브레이트 신호로 간주하여 다중/분배모듈(12)로 연결하도록 ADPCM부(11a), 동기/비동기 인터페이스부(11b), 전이중음성채널 제어부(11c)등을 포함한 채널모듈(11)과, 이 채널모듈(11)의 출력에서 이어져서 각종 서브레이트 신호를 전송대역에 할당하여 전송로 T라인에 실어주는 다중/분배모듈(12) 및, 각종 신호에 대한 정보와 망관리포트를 통해 상대국 시스템과 정보교환 처리를 관장하는 시스템 CPU(13)와, 시스템 전체에 동작전원을 제공하는 파워모듈(14)등을 포함한 구성으로 되어 있다.
이러한 구성의 본 발명은 그 작용 및 효과가 다음과 같다.
즉, 본 발명에 의한 다중화 처리회로(1)는 다종단말부(3)로부터 츨력된 신호를 서브레이트 신호로 간주하고 이것을 적당한 채널 대역에 할당하여 전송로 T라인으로 다중화 전송처리를 행하게 된다.
이때는 다종단말부(3)에서 각종 서브레이트 신호들이 채널모듈(11)로 가해지면 여기서 음성데이타 단말(34)의 신호는 채널모듈(11)의 ADPCM부(11a)와 전이중음성 채널 제어부(11c)등을 통해 코딩과 압축을 행하여 다중/분배모듈(12)로 제공한다.
또, 비동기 및 동기 단말(32,33)과 비디오 단말(31), 팩스단말(35) 신호는 동기/비동기 인터페이스부(11b)를 통해 역시 다중/분배모듈(12)로 제공된다.
그리고, 다중/분배모듈(12)로 가해진 데이타는 시스템 CPU(13)에 의해 소정 대역의 대역폭을 할당하여 전송로 라인으로 다중 전송처리를 행하게 된다.
이때, CPU(13)는 상기 대역폭 할당외에 망관리와 이상 경보 및 각종 사건의 설정 및 저장처리를 할 수있다. 또 다중/분배모듈(12)는 CPU(13)의 제어하에 채널모듈(11)에서 출력된 각종 서브레이트신호를 받아서 T라인의 각 채널에 타임스류를 할당하고, T라인을 다중화 하며, T라인에서 들어온 다중화 프레임을 역다중화 하여 채널모듈(11)로 보내는 역할을 수행한다.
그리고, 디지탈 데이타망에서 상호연결된 시스템은 서로 동일 클럭 주파수로 운용되야 하므로 다중/분배모듈(12)에서 여기에 필요한 타이밍 복구화 생성기능을 행한다. 파워모듈(14)은 시스템에 구동전원에 공급하며 부하분배 전원 방식에 따라 시스템을 동작시켜 전원감시 및 경보발생수단 등이 구비되 있다.
또 상기와 같은 본 발명의 각종 서브레이트 신호가 직접 다중화 처리회로(1)에 연결되지 않고 모뎀 또는 DCU 등을 통하여 운용될 수도 있고, 통상의 포인트 투 포인트(POINT-TO-POINT) 방식이나 또는 멀티 포인트 방식으로 운용될 수 있음도 물론이다. 이러한 본 발명은 데이타 통신 시스템의 다중화 전송처리수단이 각종 단말에서 발생된 다종모드 신호를 입력받아 다중전송처리가 가능케 되므로서 이러한 시스템의 호환적 이용과 그 이용효율을 극대화 할 수 있다. 또 단종단말에서 제공된 서브레이트 신호를 다중화 재처리하여 전송하므로 고품질의 통신 서비스가 가능케 되는 것이고 전원의 차단없이 모듈의 교체도 가능케한 유익한 특징이 있는 것이다.

Claims (2)

  1. 단말측으로부터 입력된 각종 서브레이트 신호를 다중/분배모듈(12)에 전달하고 다중/분배모듈(12)로부터 온 각종 신호들을 단말측에 전달하는 채널모듈(11)과, CPU(13)의 제어에 따라 T 대역폭을 할당하여 다중화 된 신호를 T라인에 실어 전송하고 T라인을 통해 진송된 신호를 역다중학 하여 분배된 신호를 채널모듈(11)에 전달하는 다중/분배모듈(12)과, 각종 신호에 대한 정보를 기억하고 상대국 CPU와 정보교환을 하며 다중/분배모듈(12)을 포함하는 전체 시스템을 제어관리하는 CPU(13)와, 시스템의 전체 모듈에 전원을 공급하는 파워모듈(14)을 구비한 것을 특징으로 하는 데이타 통신의 다중화 처리회로.
  2. 제1항에 있어서, 상기 채널모듈(11)은 단말측으로부터 입력된 음성 데이타를 코팅 및 압축하는 ADPCM(11a) 및 전이중음성 채널 제어부(11c)와, 단말측으로부터의 동기/비동기 데이타와 팩스 신호등을 직접 다중/분배모듈(12)로 전달하는 동기/비동기 인터페이스부(11b)로 구성하는 것을 특징으로 하는 데이타 통신의 다중화 처리회로.
KR1019910025703A 1991-12-31 1991-12-31 데이타 통신의 다중화 처리회로 KR940006723B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025703A KR940006723B1 (ko) 1991-12-31 1991-12-31 데이타 통신의 다중화 처리회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025703A KR940006723B1 (ko) 1991-12-31 1991-12-31 데이타 통신의 다중화 처리회로

Publications (1)

Publication Number Publication Date
KR940006723B1 true KR940006723B1 (ko) 1994-07-27

Family

ID=19327180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025703A KR940006723B1 (ko) 1991-12-31 1991-12-31 데이타 통신의 다중화 처리회로

Country Status (1)

Country Link
KR (1) KR940006723B1 (ko)

Similar Documents

Publication Publication Date Title
EP0271866B1 (en) Subrate multimedia data transmission control system
US5452307A (en) Data multiplexing system having at least one low-speed interface circuit connected to a bus
US4751699A (en) Multiplexing and demultiplexing equipments for a synchronous digital link with variable modulation speed and rate
US6577623B1 (en) Fixed-length cell data and time-division data hybrid multiplexing apparatus
US5917826A (en) Method for controlling the transmission of digital message signals via a time-division multiplex transmission medium
KR940006723B1 (ko) 데이타 통신의 다중화 처리회로
EP0290769B1 (en) Digital time division multiplex system
JPH0591081A (ja) 交換機における転送制御方法およびその装置
JPH1188332A (ja) 同期ディジタルインタフェースへのセル多重装置及び方法
JPH05167549A (ja) 時分割多重通信システムにおける制御情報伝送方式
JP2592911B2 (ja) 通信パスの割り付け方法
JPH089058A (ja) 伝送路バックアップ機能付の多重化装置
KR100246998B1 (ko) 교환시스템에서시분할스위치장치
JP2907661B2 (ja) デジタル多重伝送装置
JP3115067B2 (ja) シグナリングデータ伝送方式
JP2944490B2 (ja) 時分割多重化装置のタイムスロット割り付方式
KR100452514B1 (ko) 비동기전송모드 교환기 디에스3급 듀얼모드 회선망 정합장치
JPH09139723A (ja) 時分割多重化装置
KR930004097B1 (ko) 64Kbps 데이타 다중장치
JP2518159B2 (ja) 多重化回路
JP2727547B2 (ja) 高速ディジタル用時分割多重化装置
KR950015082B1 (ko) 다중 슬레이브 포트를 가지는 전송로의 채널 제어회로
JP2590684B2 (ja) 加入者線多重化装置および方式
JPH0338197A (ja) マルチメディア交換方式
JPH01208929A (ja) 時分割多重分離化装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020627

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee