KR940006187A - 반도체결정의 형성방법 및 반도체소자 - Google Patents

반도체결정의 형성방법 및 반도체소자 Download PDF

Info

Publication number
KR940006187A
KR940006187A KR1019930011301A KR930011301A KR940006187A KR 940006187 A KR940006187 A KR 940006187A KR 1019930011301 A KR1019930011301 A KR 1019930011301A KR 930011301 A KR930011301 A KR 930011301A KR 940006187 A KR940006187 A KR 940006187A
Authority
KR
South Korea
Prior art keywords
thin film
semiconductor
semiconductor thin
forming
semiconductor device
Prior art date
Application number
KR1019930011301A
Other languages
English (en)
Other versions
KR100250182B1 (ko
Inventor
도시유끼 사메시마
마사끼 하라
나오끼 사노
팔 고사인 다람
아쓰시 고노
웨스트워터 조나단
세쓰오 우스이
Original Assignee
오가 노리오
소니 가브시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가브시기가이샤 filed Critical 오가 노리오
Publication of KR940006187A publication Critical patent/KR940006187A/ko
Application granted granted Critical
Publication of KR100250182B1 publication Critical patent/KR100250182B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

간단한 방법으로, 어떠한 복잡한 구조를 기체(基體) 또는 반도체 박막에 형성하지 않고, 용이하게 대입경(大粒經)의 반도체결정을 형성하는 방법 및 이러한 형성방법에 기초한 반도체소자를 제공한다.
반도체결정(20)의 형성방법은, (가)기체상 (10)에 기체와 다른 재료로 이루어지고 또한 에지부분(14)을 가진 반도체박막(12)을 형성하는 공정과, (나)에지부분을 포함하는 반도체박막에 에너지를 단시간 조사(照射)하여, 에지부분을 포함하는 반도체박막을 완전히 용융시킨 후, 고화시켜 결정화하는 공정으로 이루어진다. 이와 같은 방법에 의해 형성된 반도체결정으로 제작된 반도체소자는 이 반도체소자를 구성하는 결정중에 결정입계(結晶粒界)가 존재하지 않는, 또는 반도체소자를 구성하는 결정의 입경이 0.2㎛이상 10㎛이하인 것을 특징으로 한다.

Description

반도체결정의 형성방법 및 반도체소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 양태에 관한 반도체결정의 형성방법의 공정을 설명하기 위한 도면,
제2도는 본 발명의 제1의 양태에 관한 반도체결정의 형성방법의 공정을 설명하기 위한 도면,
제3도는 본 발명의 제2의 양태에 관한 반도체결정의 형성방법의 공정을 설명하기 위한 도면,
제4도는 본 발명의 제2의 양태에 관한 반도체결정의 형성 방법의 공정을 설명하기 위한 도면,
제5도는 본 발명의 제2의 양태에 관한 반도체결정의 형성방법에 있어서의 반사막의 다른 형태를 모식적으로 도시한 단면도.

Claims (7)

  1. (가)기체(基體)상에 기체와 다른 재료로 이루어지고 또한 에지부분을 가진 반도체박막을 형성하는 공정과, (나)에지부분을 포함하는 반도체박막에 에너지를 단시간 조사(照射)하여, 이 에지부분을 포함하는 반도체박막을 완전히 용융시킨 후, 고화시켜 결정화하는 공정으로 이루어지는 것을 특징으로 하는 반도체결정의 형성방법.
  2. 제1항에 있어서, 상기 반도체박막의 두께는 3nm 내지 10㎛인 것을 특징으로 하는 반도체결정의 형성방법.
  3. (가)기체상에 기체와 다른 재료로 이루어지고 또한 에지부분을 가진 반도체박막을 형성하는 공정과, (나)이 반도체박막상의 일부에 에너지를 반사하는 반사막을 형성하는 공정과, (다)에지부분을 포함하는 반도체박막에 에너지를 단시간 조사하여, 이 반사막에 의해 피복된 반도체박막의 부분을 완전히는 용융시키지 않고 또한 이 에지부분을 포함하는 반사막에 의해 피복되어 있지 않은 반도체박막의 부분을 완전히 용융시킨 후, 고화시켜 결정화하는 공정으로 이루어지는 것을 특징으로 하는 반도체결정의 형성방법.
  4. 제3항에 있어서, 상기 반도체박막의 두께는 3nm 내지 10㎛이며, 상기 반사막의 최대치수는 10nm 내지 10㎛이며, 이 반사막의 융점은 반도체박막의 융점보다 높은 것을 특징으로 하는 반도체결정의 형성방법.
  5. 제3항에 있어서, 상기 반도체박막의 두께는 3nm 내지 10㎛이며, 상기 반사막은 제1의 박막 및 그위에 형성된 제2의 박막으로 구성되어 있으며, 이 반사막의 최대길이는 10nm 내지 10㎛이며, 이 제1의 박막의 융점은 반도체박막의 융점보다 높은 것을 특징으로 하는 반도체결정의 형성방법.
  6. 제1항 내지 제5항중 어느 한항에 기재된 반도체결정의 형성방법에 의해 형성된 반도체결정으로 제작된 반도체소자로서, 이 반도체소자를 구성하는 결정중에 결정입계(結晶粒界)가 존재하지 않은 것을 특징으로 하는 반도체 소자.
  7. 제1항 내지 제5항중 어느 한 항에 기재된 반도체결정의 형성방법에 의해 형성된 반도체결정으로 제작된 반도체소자로서, 이 반도체소자를 구성하는 결정의 입경이 0.2㎛ 이상 10㎛이하인 것을 특징으로 하는 반도체소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011301A 1992-06-23 1993-06-21 반도체결정의 형성방법 및 반도체소자 KR100250182B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP92-187,373 1992-06-23
JP18737392 1992-06-23
JP08683593A JP3321890B2 (ja) 1992-06-23 1993-03-23 半導体結晶の形成方法及び半導体素子
JP93-86,835 1993-03-23

Publications (2)

Publication Number Publication Date
KR940006187A true KR940006187A (ko) 1994-03-23
KR100250182B1 KR100250182B1 (ko) 2000-05-01

Family

ID=26427917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011301A KR100250182B1 (ko) 1992-06-23 1993-06-21 반도체결정의 형성방법 및 반도체소자

Country Status (6)

Country Link
US (1) US5431126A (ko)
EP (1) EP0575965B1 (ko)
JP (1) JP3321890B2 (ko)
KR (1) KR100250182B1 (ko)
DE (1) DE69330583T2 (ko)
TW (1) TW282576B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5976959A (en) * 1997-05-01 1999-11-02 Industrial Technology Research Institute Method for forming large area or selective area SOI
JP4836333B2 (ja) * 2000-01-28 2011-12-14 株式会社半導体エネルギー研究所 半導体装置
US6642085B1 (en) 2000-11-03 2003-11-04 The Regents Of The University Of California Thin film transistors on plastic substrates with reflective coatings for radiation protection
JP2004207691A (ja) * 2002-12-11 2004-07-22 Sharp Corp 半導体薄膜の製造方法、その製造方法により得られる半導体薄膜、その半導体薄膜を用いる半導体素子および半導体薄膜の製造装置
US7402445B2 (en) * 2005-05-16 2008-07-22 Wayne State University Method of forming micro-structures and nano-structures
US20090218732A1 (en) * 2008-02-29 2009-09-03 David Cron System and method for edge heating of stretch film
JP5669439B2 (ja) * 2010-05-21 2015-02-12 株式会社半導体エネルギー研究所 半導体基板の作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262411A (en) * 1977-09-08 1981-04-21 Photon Power, Inc. Method of making a solar cell array
DE2831819A1 (de) * 1978-07-19 1980-01-31 Siemens Ag Verfahren zum abscheiden von silicium in feinkristalliner form
US4388145A (en) * 1981-10-29 1983-06-14 Xerox Corporation Laser annealing for growth of single crystal semiconductor areas
JPS61108121A (ja) * 1984-11-01 1986-05-26 Sharp Corp 半導体装置の製造方法
US4751193A (en) * 1986-10-09 1988-06-14 Q-Dot, Inc. Method of making SOI recrystallized layers by short spatially uniform light pulses
US4897366A (en) * 1989-01-18 1990-01-30 Harris Corporation Method of making silicon-on-insulator islands
US5256562A (en) * 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
JP3213338B2 (ja) * 1991-05-15 2001-10-02 株式会社リコー 薄膜半導体装置の製法

Also Published As

Publication number Publication date
JP3321890B2 (ja) 2002-09-09
KR100250182B1 (ko) 2000-05-01
DE69330583D1 (de) 2001-09-20
US5431126A (en) 1995-07-11
TW282576B (ko) 1996-08-01
EP0575965A2 (en) 1993-12-29
DE69330583T2 (de) 2002-06-13
EP0575965A3 (en) 1997-10-08
JPH06168876A (ja) 1994-06-14
EP0575965B1 (en) 2001-08-16

Similar Documents

Publication Publication Date Title
US6169014B1 (en) Laser crystallization of thin films
CA2256699A1 (en) Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
KR840002159A (ko) 단결정막의 제조 방법
KR930011295A (ko) 박막 트랜지스터의 제조방법
CN1641836B (zh) 提供连续运动顺序横向固化的方法和系统
KR950034493A (ko) 반도체 장치의 제조방법
KR940006187A (ko) 반도체결정의 형성방법 및 반도체소자
JPS58169940A (ja) 半導体装置の製造方法
KR900010953A (ko) 캡슈울형성층을 사용하는 실리콘도금 절연체장치 제조방법
CA2153848A1 (en) Oxide thin film having quartz crystal structure and process for producing the same
JP2004536441A (ja) 半導体装置、およびその製造方法
KR870000744A (ko) 박막단결정(薄膜單結晶)의 제조장치
KR960019604A (ko) 다결정 반도체박막의 작성방법
JPS59161014A (ja) 半導体薄膜結晶化方法
KR870002478A (ko) 얇은 고투광성 필름의 제조방법
KR940006186A (ko) 스퍼터링 타겟, 전자장치용 배선방법 및 전자장치
KR930016955A (ko) 디지탈 콤팩트 카세트 테이프의 베이스 필름
JPS58151390A (ja) 非結晶質基板上に単結晶膜を形成する方法
JP2554864B2 (ja) 半導体薄膜の再結晶化方法
JPS6167218A (ja) 半導体装置の製造方法
KR970030926A (ko) 버퍼층을 이용한 비정질 규소의 결정화 방법
JPH031821B2 (ko)
JPH01181588A (ja) マスク半導体レーザーの製造方法
KR910016046A (ko) 반도체 장치 제조방법
KR920015432A (ko) 실리콘 박막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee