KR940004821A - 반도체집적회로장치 - Google Patents
반도체집적회로장치 Download PDFInfo
- Publication number
- KR940004821A KR940004821A KR1019930016165A KR930016165A KR940004821A KR 940004821 A KR940004821 A KR 940004821A KR 1019930016165 A KR1019930016165 A KR 1019930016165A KR 930016165 A KR930016165 A KR 930016165A KR 940004821 A KR940004821 A KR 940004821A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- film thickness
- semiconductor layer
- semiconductor
- bipolar transistor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000002210 silicon-based material Substances 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
동일 기판상에 바이폴라트랜지스터 및 MISFET를 탑재한 혼재형 반도체집적회로장치에 관한 것으로써, 방열 효율을 향상하며, 또한 기생용량을 감소하여 회로의 동작속도의 고속화를 도모하기 위해, 반도체기판의 표면상에 절연층을 개재해서 반도체층이 구성되고, 이 반도체층에 바이폴라트랜지스터가 구성됨과 동시에 MISFET가 구성되는 혼재형 반도체집적회로장치에 있어서 반도체층의 바이폴라트랜지스터의 바닥의 절연층의 막두께가 얇게 구성되며, 반도체층의 MISFET의 바닥의 절연층이 두껍게 구성된다.
이러한 장치를 이용하는 것에 의해, 회로의 동작속도의 고속화, 바이폴라트랜지스터의 차단주파수를 향상할 수 있으며, 소자표면의 평탄화를 도모할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예 1인 혼재형 반도체집적회로장치의 단면도,
제2도(A)는 인버터회로도,
제2도(B)는 ECL회로도,
제2도(C) 및 제2도(D)는 입출력전압 파형도,
제2도(E) 및 제2도(F)는 전원전류 파형도.
Claims (10)
- 기판의 표면상에 절연층을 개재해서 반도체층이 구성되고 이 반도체층의 제1영역에 바이폴라트랜지스터가 구성됨과 동시에 상기 반도체층의 상기 제1영역과 다른 제2영역에 MISFET가 구성되는 반도체집적회로장치에 있어서, 상기 반도체층의 제1영역에 구성된 바이폴라트랜지스터의 바닥의 절연층의 막두께가 얇게 구성됨과 동시에 상기 반도체층의 제2영역에 구성된 MISFET의 바닥의 절연층이 상기 제1영역의 바닥의 절연층의 막두께에 비해서 두껍게 구성되는 반도체집적회로장치.
- 제1항에 있어서, 반도체층의 제1영역의 막두께는 두껍게 구성됨과 동시에 상기 반도체층의 제2영역의 막두께는 상기 반도체층의 제1영역의 막두께에 비해서 얇게 구성되고, 상기 반도체층의 제1영역에 상기 반도체층의 막두께방향에 따라서 컬렉터영역, 베이스영역, 에미터영역의 각각의 동작영역이 순차로 배열되는 종형구조의 바이폴라트랜지스터가 구성되고, 상기 반도체층의 제2영역에, 게이트전극에 전압이 인가되었을때 완전히 공핍화되는 채널형성영역이 배치되는 MISFET가 구성되는 반도체집적회로장치.
- 제2항에 있어서, 반도체층의 바이폴라트랜지스터가 구성된 제1영역의 막두께와 이 제1영역의 절연층의 막두께의 합계의 막두께는 상기 반도체층의 MISFET가 구성된 제2영역의 막두께와 이 제2영역의 절연층의 막두께의 합계의 막두께와 동일한 치수로 구성되는 반도체집적회로장치.
- 반도체기판, 제1영역과 제2영역을 갖고, 상기 반도체기판상에 형성된 제1절연막 및 각각 제1영역과 제2영역상에 형성된 제1과 제2반도체층, 제2영역상에 형성된 MISFET의 게이트절연막 및 상기 제2영역상에 형성된 상기 MISFET의 게이트전극을 포함하며, 상기 제2영역의 막두께는 상기 제1영역의 막두께보다 두껍고, 바이폴라트랜지스터의 컬렉터, 베이스 에디터영역은 상기 제1영역내에 형성되고 상기 MISFET의 소오스, 드레인, 채널영역은 제2영역내에 형성되는 반도체집적회로장치.
- 제4항에 있어서, 상기 제1반도체층의 막두께는 상기 제2반도체층보다 두꺼운 반도체집적회로장치.
- SOI구조를 채용하는 반도집적회로에 있어서, 실리콘기판, 제1영역과 제2영역을 갖고, 상기 실리콘기판상에 형성된 실리콘 산화막, 각각 제1영역과 제2영역상에 형성된 제1과 제2반도체층, 상기 제2영역상에 형성된 MISFET의 게이트절연막 및 상기 게이트절연막에 형성된 상기 MISFET의 게이트전극을 포함하며, 상기 제2영역의 막두께는 상기 제1영역의 막두께보다 두껍고 상기 제1과 제2반도체층은 실리콘재로 구성되고, 종형구조의 바이폴라트랜지스터의 컬렉터, 에미터, 베이스영역은 제1영역내에 형성되고, 상기 MISFET의 소오스, 드레인, 채널영역은 제2영역내에 형성되고, 상기 제1반도체층의 막두께는 상기 제2의 반도체층의 막두께보다 두껍고, 상기 제1영역의 막두께방향에 따라서 상기 컬렉터영역, 베이스영역, 에미터영역이 차례로 배열되며, 상기 제2영역의 막두께는 상기 게이트전극에 전극이 인가되었을 때 상기 채널영역이 완전히 공핍화되는 막두께인 반도체집적회로.
- 제5항에 있어서, 상기 바이폴라트랜지스터는 상기 제1영역의 막두께방향에 따라서 상기 컬렉터영역, 베이스영역, 에미터영역이 순차로 배열되는 종형구조의 바이폴라트랜지스터를 구성하며, 상기 제2영역의 막두께는 상기 게이트전극에 전압이 인가되었을 때 상기 채널영역이 완전히 공핍화되는 막두께인 반도체집적회로.
- 제5항에 있어서, 상기 제1영역의 막두께와 제1반도체층의 막두께의 합계의 막두께는 상기 제2영역의 막두께와 제2반도체층의 막두께의 합계의 막두께와 같은 반도체집적회로.
- 제5항에 있어서, 상기 바이폴라트랜지스터를 사용해서 ECL회로가 구성되는 반도체집적회로.
- 제5항에 있어서, 상기 제1과 제2반도체층은 제1절연막상에 에피택셜성장기술을 이용해서 형성된 같은 층의 실리콘층으로 구성되어 있는 반도체집적회로.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-230787 | 1992-08-31 | ||
JP4230787A JPH0685177A (ja) | 1992-08-31 | 1992-08-31 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940004821A true KR940004821A (ko) | 1994-03-16 |
Family
ID=16913266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930016165A KR940004821A (ko) | 1992-08-31 | 1993-08-20 | 반도체집적회로장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5371401A (ko) |
JP (1) | JPH0685177A (ko) |
KR (1) | KR940004821A (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100437478B1 (ko) * | 2000-08-22 | 2004-06-23 | 삼성에스디아이 주식회사 | 개선된 방열 구조물이 있는 유기 전기 발광 소자 |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2654607B2 (ja) * | 1994-09-22 | 1997-09-17 | 日本電気株式会社 | 半導体装置の製造方法 |
JPH08162472A (ja) * | 1994-12-02 | 1996-06-21 | Mitsubishi Electric Corp | バイポーラトランジスタ,バイポーラトランジスタを有する半導体装置およびその製造方法 |
JP2806286B2 (ja) * | 1995-02-07 | 1998-09-30 | 日本電気株式会社 | 半導体装置 |
JP3600335B2 (ja) * | 1995-03-27 | 2004-12-15 | 株式会社東芝 | 半導体装置 |
US5708287A (en) * | 1995-11-29 | 1998-01-13 | Kabushiki Kaisha Toshiba | Power semiconductor device having an active layer |
US5792678A (en) * | 1996-05-02 | 1998-08-11 | Motorola, Inc. | Method for fabricating a semiconductor on insulator device |
DE69738012T2 (de) * | 1996-11-26 | 2007-12-13 | Matsushita Electric Industrial Co., Ltd., Kadoma | Halbleitervorrichtung und deren Herstellungsverfahren |
JP3075204B2 (ja) * | 1997-02-28 | 2000-08-14 | 日本電気株式会社 | 半導体装置の製造方法 |
US5952695A (en) * | 1997-03-05 | 1999-09-14 | International Business Machines Corporation | Silicon-on-insulator and CMOS-on-SOI double film structures |
US5889293A (en) * | 1997-04-04 | 1999-03-30 | International Business Machines Corporation | Electrical contact to buried SOI structures |
KR100281907B1 (ko) * | 1998-10-29 | 2001-02-15 | 김덕중 | 인텔리전트 전력 집적 회로 및 이를 제조하는 방법 |
US6365465B1 (en) | 1999-03-19 | 2002-04-02 | International Business Machines Corporation | Self-aligned double-gate MOSFET by selective epitaxy and silicon wafer bonding techniques |
JP4202563B2 (ja) * | 1999-11-18 | 2008-12-24 | 株式会社東芝 | 半導体装置 |
US6642115B1 (en) | 2000-05-15 | 2003-11-04 | International Business Machines Corporation | Double-gate FET with planarized surfaces and self-aligned silicides |
US6982460B1 (en) * | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
JP2002299591A (ja) * | 2001-03-30 | 2002-10-11 | Toshiba Corp | 半導体装置 |
DE10151132A1 (de) * | 2001-10-17 | 2003-05-08 | Infineon Technologies Ag | Halbleiterstruktur mit einem von dem Substrat kapazitiv entkoppelten Bauelementen |
DE10151203A1 (de) * | 2001-10-17 | 2003-08-07 | Infineon Technologies Ag | Halbleiterstruktur mit verringerter kapazitiver Kopplung zwischen Bauelementen |
US6936910B2 (en) * | 2003-05-09 | 2005-08-30 | International Business Machines Corporation | BiCMOS technology on SOI substrates |
US20040222436A1 (en) * | 2003-05-09 | 2004-11-11 | International Business Machines Corporation | Bicmos technology on soi substrates |
EP1782463A1 (en) | 2004-06-30 | 2007-05-09 | Advanced Micro Devices, Inc. | Technique for forming a substrate having crystalline semiconductor regions of different characteristics |
DE102004031708B4 (de) * | 2004-06-30 | 2008-02-07 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Herstellen eines Substrats mit kristallinen Halbleitergebieten unterschiedlicher Eigenschaften |
DE102004057764B4 (de) * | 2004-11-30 | 2013-05-16 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement |
US9520486B2 (en) | 2009-11-04 | 2016-12-13 | Analog Devices, Inc. | Electrostatic protection device |
US8476684B2 (en) * | 2010-09-29 | 2013-07-02 | Analog Devices, Inc. | Field effect transistors having improved breakdown voltages and methods of forming the same |
US10199482B2 (en) | 2010-11-29 | 2019-02-05 | Analog Devices, Inc. | Apparatus for electrostatic discharge protection |
US8816389B2 (en) | 2011-10-21 | 2014-08-26 | Analog Devices, Inc. | Overvoltage and/or electrostatic discharge protection device |
US8803193B2 (en) | 2011-05-11 | 2014-08-12 | Analog Devices, Inc. | Overvoltage and/or electrostatic discharge protection device |
US10181719B2 (en) | 2015-03-16 | 2019-01-15 | Analog Devices Global | Overvoltage blocking protection device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5107321A (en) * | 1990-04-02 | 1992-04-21 | National Semiconductor Corporation | Interconnect method for semiconductor devices |
JPH0469966A (ja) * | 1990-07-10 | 1992-03-05 | Hitachi Ltd | 半導体集積回路装置 |
-
1992
- 1992-08-31 JP JP4230787A patent/JPH0685177A/ja active Pending
-
1993
- 1993-08-20 KR KR1019930016165A patent/KR940004821A/ko not_active Application Discontinuation
- 1993-08-27 US US08/112,340 patent/US5371401A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100437478B1 (ko) * | 2000-08-22 | 2004-06-23 | 삼성에스디아이 주식회사 | 개선된 방열 구조물이 있는 유기 전기 발광 소자 |
Also Published As
Publication number | Publication date |
---|---|
JPH0685177A (ja) | 1994-03-25 |
US5371401A (en) | 1994-12-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940004821A (ko) | 반도체집적회로장치 | |
US5444272A (en) | Three-terminal thyristor with single MOS-gate controlled characteristics | |
JPH0575110A (ja) | 半導体装置 | |
US5240865A (en) | Method of forming a thyristor on an SOI substrate | |
US5608238A (en) | Semiconductor device having two insulated gates and capable of thyristor function and method for operating the same | |
JPS638624B2 (ko) | ||
TW200514257A (en) | Semiconductor device and driving circuit for semiconductor device | |
JP3694918B2 (ja) | 半導体装置 | |
JP2003243548A (ja) | 半導体回路及び半導体装置 | |
TW371355B (en) | High voltage metal insulator semiconductor field effect transistor and semiconductor integrated circuit device | |
JP3199857B2 (ja) | 伝導度変調型mosfet | |
JPS59181561A (ja) | 高電圧mos・バイポ−ラパワ−トランジスタ装置 | |
US5172208A (en) | Thyristor | |
JPH047592B2 (ko) | ||
JP2682088B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JPS54148388A (en) | Semiconductor integrated circuit device | |
JPS6244698B2 (ko) | ||
JP3071819B2 (ja) | 絶縁ゲート型半導体装置 | |
JPH0344425B2 (ko) | ||
JPS6156431A (ja) | 高圧半導体集積回路 | |
JPS6346587B2 (ko) | ||
JP2687638B2 (ja) | 半導体装置 | |
KR940001387A (ko) | 에미터 커플드 논리 반도체 장치 | |
JPH03203380A (ja) | 縦型mos電界効果トランジスタの保護装置 | |
JPH02270377A (ja) | スイツチング素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |