KR940004812A - 반도체장치의 메모리셀 제조방법 - Google Patents

반도체장치의 메모리셀 제조방법 Download PDF

Info

Publication number
KR940004812A
KR940004812A KR1019920015263A KR920015263A KR940004812A KR 940004812 A KR940004812 A KR 940004812A KR 1019920015263 A KR1019920015263 A KR 1019920015263A KR 920015263 A KR920015263 A KR 920015263A KR 940004812 A KR940004812 A KR 940004812A
Authority
KR
South Korea
Prior art keywords
memory cell
semiconductor device
field effect
source
effect transistor
Prior art date
Application number
KR1019920015263A
Other languages
English (en)
Other versions
KR960009997B1 (ko
Inventor
신호철
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019920015263A priority Critical patent/KR960009997B1/ko
Publication of KR940004812A publication Critical patent/KR940004812A/ko
Application granted granted Critical
Publication of KR960009997B1 publication Critical patent/KR960009997B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 삼진법(Triple Logic) 동작을 할 수 있도록 하나의 메모리셀에 두 개의 게이트와 소스를 형성하여 모스(MOS) 다이나믹 대용량 집적화 메모리용에 적당하도록 하는 반도체장치의 메모리셀 제조방법에 관한 것으로서, 제1 및 제2트랜스퍼 전계효과 트랜지스터 두개와 캐패시터로 구성하고, 플레이트폴리의 증착 후 에칭하여 플레이트 폴리와 제2소스(S2)에 직접 연결시켜 제2전계효과 트랜지스터의 제2소스(S2)에 항시 1/2Vcc가 공급되도록 함으로써 0V, 2.5V, 5V의 정보로직에 의해 삼진법으로 동작되어 반도체장치의 고집적화를 시킬 수 있는 것이다.
가령 예를 들어, 현재 2진법을 사용하는 4메가(4M)의 경우에는 211×211≒4×106(4M)이 되나 본 발명의 3진법을 적용할 경우 311×311≒3×1011(3GIGA)로 되어 약 만배이상으로 증가되어 소형의 반도체장치에서 대용량을 직접화할 수 있는 것이다.

Description

반도체장치의 메모리셀 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 메모리셀의 제조공정도,
제4도는 본 발명에 따른 메모리셀의 등가회로도.

Claims (7)

  1. 반도체장치의 메모리셀 제조방법에 있어서, 반도체기판에 소자간의 격리를 위한 필드산화막 형성 후 소정간격을 두고 반도체기판과 반대되는 이온을 주입시켜 2개의 제1 및 제2소스영역을 형성하는 단계와, 상기 단계후 게이트 옥사이드와 폴리게이트를 차례로 증착한 다음, 상기 폴리게이트를 마스크로 하여 에치백하여 2개의 제1 및 제2게이트를 형성하는 단계와, 상기 단계 후 절연막을 형성시킨 다음 노드폴리를 증착하고, 상기 노드폴리를 소정두께로 에치하는 단계와, 상기 단계 후 유전체와 플레이트폴리를 차례로 증착한 다음, 상기 플레이트 폴리를 에치하는 단계를 포함하여서 되는 반도체장치의 메모리셀 제조방법.
  2. 제1항에 있어서, 상기 유전체는 제1 및 제2게이트 상의 절연막까지 도포되도록 한 것을 특징으로 하는 반도체장치의 메모리셀 제조방법.
  3. 제1항에 있어서, 상기 플레이트 폴리는 제2소스와 연결되도록 한 것을 특징으로 하는 반도체장치의 메모리셀 제조방법.
  4. 반도체장치의 메모리셀에 있어서, 제1전계효과 트랜지스터의 제1소스단과 제2전계효과 트랜지스터의 제2드레인이 직렬접속되고, 상기 제1 및 제2전계효과트랜지스터 접속점에는 캐패시터의 일측단이 병렬연결되고, 상기 캐패시터의 타측단은 제2전계효과 트랜지스터의 제2소스단과 플레이트 폴리에 각각 병렬접속되어 삼진법 동작을 할 수 있도록 구성된 것을 특징으로 하는 반도체장치의 메모리셀.
  5. 제4항에 있어서, 상기 플레이트 폴리는 칩(Chip) 동작시 항시 1/2Vcc를 인가되도록 한 것을 특징으로 하는 반도체장치의 메모리셀.
  6. 제4항에 있어서, 중간정보 저장시 제1드레인과 제1게이트에 각각 OV를 공급하고, 제2게이트에는 5V가 인가되도록 한 것을 특징으로 하는 반도체장치의 메모리셀.
  7. 제4항에 있어서, 중간정보 리드(Read)시 제1드레인에는 1/2Vcc를 인가하고, 제1 및 제2게이트에는 각각 5V, 0V를 인가되도록 한 것을 특징으로 하는 반도체장치의 메모리셀.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015263A 1992-08-25 1992-08-25 반도체장치의 메모리셀 및 그의 제조방법 KR960009997B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920015263A KR960009997B1 (ko) 1992-08-25 1992-08-25 반도체장치의 메모리셀 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920015263A KR960009997B1 (ko) 1992-08-25 1992-08-25 반도체장치의 메모리셀 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR940004812A true KR940004812A (ko) 1994-03-16
KR960009997B1 KR960009997B1 (ko) 1996-07-25

Family

ID=19338433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015263A KR960009997B1 (ko) 1992-08-25 1992-08-25 반도체장치의 메모리셀 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR960009997B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494881B1 (ko) * 1999-08-21 2005-06-14 경동제약 주식회사 에틸 2-[2,3,5-트리플루오로-4-(4-메틸-1-피페라지닐)]벤조일-3(ｓ)-(1-히드록시프로프-2-일아미노)아크릴레이트 및 그의 제조방법
KR100494882B1 (ko) * 1999-08-21 2005-06-14 경동제약 주식회사 (-)-9-플루오로-2,3-디히드로-3(ｓ)-메틸-10-(4-메틸-1-피페라지닐)-7-옥소-7ｈ-피리도[1,2,3-데]-1,4-벤즈옥사진-6-카르복실산의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100494881B1 (ko) * 1999-08-21 2005-06-14 경동제약 주식회사 에틸 2-[2,3,5-트리플루오로-4-(4-메틸-1-피페라지닐)]벤조일-3(ｓ)-(1-히드록시프로프-2-일아미노)아크릴레이트 및 그의 제조방법
KR100494882B1 (ko) * 1999-08-21 2005-06-14 경동제약 주식회사 (-)-9-플루오로-2,3-디히드로-3(ｓ)-메틸-10-(4-메틸-1-피페라지닐)-7-옥소-7ｈ-피리도[1,2,3-데]-1,4-벤즈옥사진-6-카르복실산의 제조방법

Also Published As

Publication number Publication date
KR960009997B1 (ko) 1996-07-25

Similar Documents

Publication Publication Date Title
US8129797B2 (en) Work function engineering for eDRAM MOSFETs
US4235010A (en) Semiconductor integrated circuit device composed of insulated gate field-effect transistor
KR940020423A (ko) 다이나믹형ram, 다이나믹형ram의 플레이트전압설정방법 및 정보처리시템 dynamic ram, dynamic ram plate voltage setting method, and information processing system
KR920008929A (ko) 반도체 기억장치와 그 제조방법
KR970077655A (ko) 디램 셀, 디램 및 그의 제조 방법
US6117736A (en) Method of fabricating insulated-gate field-effect transistors having different gate capacitances
KR940004812A (ko) 반도체장치의 메모리셀 제조방법
JPH03220766A (ja) Ｍｏｓ型ｄｒａｍ装置
KR19990049409A (ko) 서로 다른 두께의 게이트 산화막 형성 방법
KR19980035297A (ko) 셀 커패시터로 구현된 온-칩 디커플링 커패시터가 있는 메모리 소자 및 그 제조 방법
JP3522248B2 (ja) 半導体集積回路装置
KR100338816B1 (ko) Ｓｒａｍ의 ｍｏｓ 트랜지스터 및 박막 트랜지스터의게이트전극 형성방법
KR0135667B1 (ko) 반도체소자의 부트스트랩 장치 및 그 제조방법
KR900004035A (ko) 서로 다른 동작영역을 갖는 모스트랜지스터의 제조방법
KR960011819B1 (ko) 반도체 장치의 제조방법
KR930020696A (ko) 반도체장치 및 그 제조방법
KR920013720A (ko) 폴리마이드를 이용한 반도체 메모리소자의 커패시터 제조방법
KR970067885A (ko) 반도체 소자 및 그의 제조방법
KR900004253B1 (ko) 게이트 산화막을 이용한 양극성 커패시터의 제조방법
SU862270A1 (ru) Способ уменьшени величины положительного зар да в проводниковых структурах
KR960042747A (ko) 반도체 메모리의 워드라인 제어회로
KR19980040792A (ko) 반도체 장치 제조방법
KR100190031B1 (ko) 스태틱 랜덤 억세스 메모리 장치 및 그 제조방법
MY122155A (en) Three device dram cell with integrated capacitor and local interconnect and method of manufacture
KR20040007832A (ko) 플래시 메모리의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060619

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee