KR940003197B1

KR940003197B1 - 노이즈 세이핑형 재 양자화 회로

Info

Publication number: KR940003197B1
Application number: KR1019900007693A
Authority: KR
Inventors: 가즈야 도요마끼
Original assignee: 니뽕 빅터 가부시끼가이샤; 다까노 시즈오
Priority date: 1989-06-05
Filing date: 1990-05-28
Publication date: 1994-04-15
Also published as: US5027119A; JPH07109991B2; EP0402742A3; DE69026865D1; EP0402742B1; EP0402742A2; JPH037415A; DE69026865T2; KR910002141A

Abstract

내용 없음.

Description

노이즈 세이핑형 재 양자화 회로

제1도는 본 발명의 노이즈 세이핑형 재 양자화 회로의 개략 구성을 나타내는 블럭도,

제2도는 안정성의 설명을 위한 도면.

제3도 내지 제8도는 본 발명의 노이즈 세이핑형 재 양자화 회로중에 사용되는 대표적인 연산 회로의 구성예를 나타내는 블럭도.

제9도는 종래의 노이즈 세이핑형 재 양자화 회로중의 개략 구성을 나타내는 블럭도.

* 도면의 주요부분에 대한 부호의 설명

1,5 : 입력 디지탈 신호의 입력 단자 2,6 : 출력 단자

3 : 연산 회로 4,7 : 재 양자화기

8 내지 11,51 내지 61 : 감산기 12 내지 15,21 내지 50 : 가산기

16 내지 20,62 내지 83 : 재 표본화 주기에 상당하는 단위 지연양을 가지는 지연기

84 내지 87 : 1/4의 계수치를 가지는 계수 승산기

88 내지 93 : 1/2의 계수치를 가지는 계수 승산기

94 내지 98 : 2의 계수치를 가지는 계수 승산기

본 발명은 저 분해능의 DA 변환기를 사용하여 디지탈 신호를 아나로그 신호로 변환시키기 위하여, DA 변환의 대상인 디지탈 신호를 저 분해능의 디지탈 신호에 재 양자화하는 경우에, 발생하는 재 양자화 노이즈에 미분특성을 부여함으로서 상대적으로 저주파수 대역에서의 신호대 잡음비를 개선할 수 있도록 한 노이즈 세이핑형 재 양자화 회로에 관한 것이다.

노이즈 세이핑형 양자화 방법은 신호처리의 대상인 신호의 신호대역에 비하여 충분히 높은 표본화 주파수로 표본화(오버 샘플링)를 시행하고, 등가적으로 발생하는 양자화 오차에 미분특성이 부여되도록 부귀환을 실시하여, 양자화 노이즈를 신호대역 밖으로 분산시키고, 신호대역내의 양자화 노이즈를 감소시켜 매우 정확하게 양자화를 수행하는 것이고, 양자화 출력의 분해능(스탭수)을 감소시키기 위하여, 상기 노이즈 세이핑형 양자화 방식을 AD 변환부에 응용한 경우에는 AD 변환기에 있어서 내부 귀한용의 DA 변환기로서 2값 또는 3값의 것이 사용 가능하게 되지만, 상술한 2값 또는 3값의 DA 변환기로서는 직선성 오차를 수반하지 않는 것이 쉽게 얻어지기 때문에, AD 변환기의 구성에서 조정 또는 트리밍이 불용하게 되는 외에, 집적 회로화가 쉽게 되는 등의 잇점이 얻어지고, 또한 DA 변환부에 응용한 경우에는 상기 노이즈 세이핑형 양자화 방식에 의하여 분해능(스탭수)이 감소된 양자화 출력은 분해능이 낮은 DA 변환기에 의하여 DA 변환할 수 있으므로, DA 변환기의 집적 회로화가 쉽게 되는 외에, 예를들면 PWM형 DA 변환기등과 같이 분해능은 낮지만, 직선상에 뛰어난 DA 변환기를 사용하여 변환 특성의 정밀도가 높게 되는 등의 잇점이 얻어짐으로, 최근에 노이즈 세이핑형 양자화 방식은 각종의 기기나 장치에 응용되어 오고 있는 것을 주지한 바이다.

제9도는 종래부터 델타-시그마(△∑)형이라 칭하여지고 있는 양자화 방식을 확장 응용하여, 4차의 노이즈 세이핑형 특성이 얻어지도록 재 양자화 회로를 구성한 블럭도이고, 제9도에서, (5)는 입력 디지탈 신호X(Z)의 입력 단자, (7)은 입력된 신호를 보다 낮은 분해능의 출력 신호 Y'(Z)로 변환하는 재 양자화기이고, (6)은 상기 양자화기(7)의 출력 신호가 송출되는 출력 단자이고, (8-11)은 감산기, (12-15)는 가산기, (16-20)은 재 표본화 주기에 상당하는 단위 지연량을 가지는 지연기이다.

제9도에 나타내어 있는 재 양자화 회로는 상술된 바와 같이 4차의 노이즈 세이핑 특성이 얻어지는 양자화 회로를 도시하고 있지만, 제9도 중에서, 감산기(11), 가산기(15) 및 지연기(20)를 제거하여 가산기(14)로부터 나오는 출력 신호를 직접 양자회기(7)에 공급시키는 회로 배치로 변경한 회로는 3차의 노이즈 세이핑 특성이 얻어지는 재 양자화 회로로 되지만, 3차의 노이즈 세이핑 특성이 얻어지는 재 양자화 회로는 아래의 설명에서 종래예 ⓛ의 재 양자화 회로로서 기재되어 있으며, 상기 4차의 노이즈 세이핑 특성이 얻어지는 제9도에 도시된 재 양자화 회로는 아래의 설명에서 종래예 ②의 재 양자화 회로로서 기재되어 있다.

그런데, 제9도에 도시된 재 양자화 회로에서, 재 양자회기(7)에 의한 분해능의 저감에 따라 변환 출력에 부가되는 재 양자화 오차를 N(Z)으로 하고, 재 양자화기(7)의 입력 신호를 Y'(Z)로 하면, 재 양자화 회로로부터 나오는 출력 신호 Y'(Z)는 다음의 (1)식에 의하여 나타내는 것으로 본다.

재 양자화기(7)의 입력 신호 A'(Z)와, 재 양자화 회로에서의 출력 신호 Y'(Z)의 관계는 다음(2)식에 의하여 표현된다.

(단, K는 자연수이고, 종래예 ⓛ에서는 K=3, 종래예 ②에서는 K=4로 된다.

그래서, 상기 (1), (2)식에서 재 양자화기(7)의 입력 신호 A'(Z)와 재 양자화 회로로부터 나오는 출력 신호 Y'(Z)는 각각 다음의 (3), (4)식에 의하여 표현된다.

그리고, 상기의 (1-Z^-1)^K는 주지와 같이 미분특성을 부여하고, 그 이득은 주파수에 비례하므로, 상기 (4)식은 출력 신호중의 재 양자화 오차(재 양자화 노이즈) 성분의 진폭은 낮은 주파수로 되는 만큼 억압되는 소위 노이즈 세이핑 특성을 나타내고 있으며, 식중의 K는 그 차수를 표현하고 있다.

그래서, 종래예 ⓛ의 재 양자화 회로는 3차의 노이즈 세이핑 특성을 나타내고, 종래예 ②의 재 양자화 회로는 4차의 노이즈 세이핑 특성을 나타나게 된다.

그런데, 재 양자화 회로에서는 상기 (4)식에서 알 수 있듯이 K가 큰만큼 즉 차수가 큰만큼, 신호대역내 S/N의 개선 효과가 크게 된다.

한편, 상기 (3)식에 의하면 K가 크게 되는 만큼, 재 양자화기(7)의 입력 신호A'(Z)도 크게 되는 것을 나타내고 있다. 즉, 재 양자화기(7)의 출력의 스텝 사이즈를 2P(단, P는 임의의 자연수)인 것으로 하고, 재 양자화기(7)가 포화하지 않게 하면(재 양자화 오차 N(Z)가 항시 ±P 이내에서 변환된다), 재 양자화기 오차 N(Z)의 범위는 다음의 (5)식

에 의하여 나타내게 된다.

그래서 상기 (3)식은 즉

에서

상기의 (6)식과 같이 나타낼 수 있다.

그리고, 상기의 (6)식은 재 양자화기(7)의 입력 신호 A'(Z)의 범위가 입력 디지탈 신호 X(Z)의 범위보다도 ±(2^K-1)P 만큼 확장하는 것을 나타내고 있으므로, 상기 차수(K)가 크게 되는 만큼 재 양자화기(7)의 입력 신호 A'(Z)도 크게 되어 재 양자화기(7)의 출력 스탭수, 즉 분해능이 많이 필요하게 된다.

예를들면 재 양자화기(7)의 입력 신호 A'(Z)의 범위는 종래예 ①의 경우에는 입력 디지탈 신호 X(Z)의 범위보다도 ±7P. 만큼 넓으며, 종래예 ②의 경우에는 입력 디지탈 신호 X(Z)의 범위보다도, ±15P 만큼 넓게 되며, 그만큼 재 양자화가기(7)에는 많은 분해능이 요구된다.

상기의 점은 재 양자화 회뢰의 출력 신호가 공급되는 DA 변환기의 분해능은 증가시키지 않으면 안되는 것을 의미하고 있으며, 이것은 재 양자화 회로의 후단에 접속되는 DA 변환기의 분해능을 감소시키는 재양자화 회로의 본래 목적과 상반하는 사태를 초래하게 된다.

예를들면, 재 양자화 회로의 출력 신호가 공급되는 DA 변환기로서, PWM형 DA 변환기가 사용되는 경우에는, 그 분해능의 증가는 클럭 주파수의 상승을 초래하게 됨으로, 그것에 따라 불요 복사가 증가하여 다른 전자기기등에 방해를 주거나, 필요로 되는 발진 주파수가 높게됨으로 안정하고 값싼 발진소자를 얻기 어려웠으나, 정확도를 열화시키지 않고 가일층 고속으로 동작하는 회로가 필요하게 되는 등, 실용에서 여러가지 문제점이 생기는 것이다.

본 발명은 높은 분해능을 가지고 있는 입력 디지탈 신호의 원표본화 주파수에 비하여 충분히 높은 재표본화 주파수로서 상기 입력 디지탈 신호를 저분해능의 재 양자화 출력 신호로 변환하는 노이즈 세이핑형 재양자화 회로에서 Z영역에서 상기 입력 디지탈 신호를 X(Z), 상기 재 양자화 출력 신호를 Y(Z)로 나타내고, Z^-1이 재표본화 주기에 상당하는 단위 지연을 나타내는 것으로서 상기의 입력 디지탈 신호 X(Z)와 상기의 재 양자화 출력 신호 Y(Z)가 공급되어 각 정수 b, c, d, e가 (7)-(10)식으로 나타내고 있는 다음의 각 관계식

을 동시에 만족하는 임의의 정수로 하는 다음의 (11)식

로서 나타내는 신호를 생성하는 연산회로와, 상기의 연산회로로부터 나오는 출력 신호가 공급되어, 분해능이 감소되는 상기 재 양자화 출력 신호를 재 양자화기를 구비하는 노이즈 세이핑형 재 양자화 회로를 제공한다.

고 분해능을 가지고 있는 입력 디지탈 신호의 원표본화 주파수에 비하여 충분히 높은 재표본화 주파수에서 상기 입력 디지탈 신호를 저분해능의 재 양자화 출력 신호로 변환하도록 구성되어 있는 본 발명의 노이즈 세이핑형 재 양자화 회로의 개략 구성을 나타내는 제1도에서, 블럭(3)으로서 나타내어 있는 연산회로(3)(제3도 내지 제8도에 구체적인 구성예가 나타내어 있다)에 입력 단자(1)에서 공급된 입력 디지탈 신호 X(Z)와 재 양자화기(4)에서 공급된 재 양자화 출력 신호 Y(Z)가 입력되고, 각 정수 b, c, d, e가 상기 (7)-(10)식에서 나타내고 있는 각 관계식,

을 동시에 만족하는 임의의 정수로 하는 상기 다음의 (11)식

로서 나타내는 출력 신호 A(Z)가 연산회로(3)에 의하여 생성 출력되어, 상기의 출력 신호 A(Z)가 재 양자화기(4)에 공급된다. 상기 재 양자화기(4)에서는 연산회로(3)로부터 공급된 상기의 신호 A(Z)의 분해능을 저감한 재 양자화 출력 신호 Y(Z)를 출력단자(2)에 전송한다.

이하, 첨부도면을 참조하면서 본 발명의 노이즈 세이핑형 재 양자화 회로의 구체적인 내용을 상세히 설명한다. 제1도는 본 발명의 노이즈 세이핑형 재 양자화 회로의 개략 구성을 나타내는 블럭도, 제2도는 본 발명의 노이즈 세이핑형 재 양자화 회로의 안정성을 설명하기 위한 도면, 제3도는 내지 제8도는 연산회로의 구체적인 구성예를 나타내는 블럭도이다.

높은 분해능을 가지고 있는 입력 디지탈 신호의 원표본화 주파수에 비하여 충분히 높은 재표본화 주파수로서 상기 입력 디지탈 신호를 저분해능의 재 양자화 출력 신호로 변환하도록 구성되어 있는 본 발명의 노이즈 세이핑형 재 양자화 회로의 개략 구성을 나타내는 제 1도에서, (1)은 입력 디지탈 신호의 입력 단자, (2)는 노이즈 세이핑형 재 양자화 회로의 출력단자, (3)은 연산회로, (4)는 재 양자화기이고, 상기 연산회로(3)의 구체적인 구성예가 제 3도 내지 제 8도에 예시되어 있다.

제 1도에 나타내는 본 발명의 노이즈 세이핑형 재 양자화 회로에서, 입력 단자(1)에 공급된 입력 디지탈 신호 X(Z)와, 재 양자화기 (4)로부터 출력된 재 양자화 출력신호 Y(Z)가 공급된 연산회로(3)에서 상기의 신호를 연산하여, 각 정수 b, c, d, e가 상기 다음의 (7) - (10)식으로 나타내는 각 관계식

을 동시에 만족하는 임의의 정수로 하는 상기 다음(1)식

로서 나타내는 출력 신호 A(Z)를 출력하여, 그것을 재 양자화기(4)에 공급한다.

상기의 재 양자화기(4)에서는 연산회로(3)로부터 공급된 상기 신호A(Z)의 분해능을 저감한 재 양자화 출력신호 Y(Z)를 출력 단자(2)에 전송한다.

다음에, 제1도를 참조하여 설명한 본 발명의 노이즈 세이핑형 재 양자화 회로에 대한 3개의 특성 요소, 즉 안정성, SN 비 개선도, 필요한 출력 분해능에 대하여 순차 설명한다.

먼저 안정성에 대하여의 설명하면 다음과 같다. 연산회로(3)의 출력 신호 즉 재 양자화기(4)의 입력 신호 A(Z)는 상술한 (11)식

에 의하여 표현된다.

재 양자화기(4)에 의한 분해능 감소에 따라 변환 출력에 부가되는 재 양자화 오차를 N(Z)로 하면 재 양자화 출력 신호 Y(Z)는 다음의 (13)식

과 같이 표현된다. 노이즈 세이핑형 재 양자화 회로를 부귀한 루프로서 잡히면 (12),(13)식에서

단, (14)식중의 G(Z)는 다음의 (15)식으로 표현된다.

로서 표현될 수 있다. 상기의 G(Z) 는 일순 전달 특성을 표시한다. 주파수(jw) 영역에서는 T를 재표본화 주기(재 샘플링 주기)로서

을 (15)식에 대입하면,

단,

로 나타낼수 있다. 상기 (7)식, 즉

로서 나타내는 관계식이 성립하고 있는 것으로,

상기의 (20)식에서 나타내는 W의 범위에서 G(jw)의 벡터 궤적을 그리면, 일반적으로 제 2도와 같이 된다.

또한 π/T

W＜2π/T의 궤적인 제 2도에 나타내에 있는 0＜W

π/T의 범위의 궤적을 실축에 대하여 절반인 것으로 되며, 2Kπ/T＜W＜2(K+1)π/T(K는 자연수)의 궤적은 0＜W＜2π/T의 범위의 궤적을 반복하게 된다.

따라서, 0＜W

π/T의 범위에 대해서만 해석하면 양호하게 된다.

여기서 상술한 (19)식에 착안하여 보면 (7)식 및 (20)식의 조건하에서는 I(w)=0으로 되는 점 (즉 벡터 궤적이 실축과 교차한다.)이 2개 존재함을 알 수 있다. 제 2도중에서 벡터 궤적이 실축과 교차하는 점은 U점과 V점의 2점이다.

제 2도중에서, 상술하듯이 I(w)=0으로 되는 2개의 점 U,V의 내에서 W가 작은 쪽의 U점은 d+e=2(1-cosWT).b즉

V점은 sinWT=0 즉 W=π/T점이고,

로 된다. 그리고 상기 I(w)=0으로 되는 (즉 벡터 궤적이 실축과 교차한다) 2개의 점과 제어계의 임계점 (-1,j0)의 위치 관계가 제어계의 안정성을 결정하는 것이지만, 주지와 같이 상기와 같은 조건하에서는 실축상에서 U점이 -1보다도 부측에 있으며, V점이 -1보다도 정측에 있으면, 즉W를 증가시켜갈 때에 궤적의 좌측에 임계점이 있으면 제어계는 안정하다고 할 수 있다. 환언하면 U점에서의 R(w)값을 Ru, V점에서의 R(w)의 값을 Rv로 할때

의 양식을 만족하는 것이 제어계의 안정을 위한 필요 조건으로 된다. 상기 (18)식, (21)식에서 Rv는

(18)(22)식에서 Rv

가 된다.

따라서, U점에서 대하여는 (23)(25)식에서

V점에 대하여는 (24),(26)식에서

의 조건이 얻어지고, 상기의 (27),(28)의 양식을 만족하면 제어계의 안정성은 확보된다. 본 발명에서는 실용상의 안정도를 고려하고, 다음의 (29)식에서 나타내는 페루프 전달 특성의 이득 M

{단, (29)식중에서 R=R(w), I=I(w)이다.}

의 극대치(Mp)가 크게 되어 지나치지 않도록 여유를 갖고,

로 하고 있다.

상기 (25),(30)식 및 (26),(31)식에서 상기 (8),(9)식

의 관계식이 얻어진다.

V점에 대하여는, e<1/2의 경우에 더욱 안정도의 여유를 취하도록

로 하고 있다. 따라서, 상기 (26),(32)식에서 상기의 (10)식

의 관계식이 얻어진다.

다음의, V점(W=π/T)에 있어서 페루프 전달 특성의 이득을 Mf로 하면, Mf는 (26),(29)식에서

과 같이 구하여진다.

상기의 Mf식, 즉 V점(W=π/T)에 있어서 페루프 전달특성의 이득 값에 대하여 상술한 종래예와 비교하면 다음과 같다. 종래예 ①에 있어서 Mf값 Mf/①은 후술의 (82)식을 (33)식에 대입하여

와 같이 구하여진다.

한편, 종래예①와 같은 3차계의 노이즈 세이핑 특성이 얻어지는 e=0의 경우의 본 발명의 노이즈 세이핑형 재 양자화 회로에 있어서 Mf의 값 Mf/e=0는 (10),(33)식에서

와 같이 구하여진다.

종래예②의 Mf값 Mf/②는 후술 (83)식을 (33)식에 대입하여

과 같이 구하여지고, 다른쪽, 종래예②와 같은 4차계의 노이즈 세이핑 특성이 얻어지는 e＞1/2경우의 발명의 노이즈 세이핑형 재 양자화 회로에 있어서 Mf의 값 Mf/e＞1/2는 (9), (33) 식에서

과 같이 구하여진다.

또한 종래예의 ①,②에 있어서 Mf는 어느 것에서도 M의 극대치(Mp)와 같은 것 (Mp=Mf)이다.

이상과 같이, 본 발명의 노이즈 세이핑형 재 양자화 회로에서는 상술한 종래예보다도 Mf가 작고, 즉 종래예보다도 V점에 있어서 안정도에 여유가 있음을 알수 있다.

U점에서의 M값을 Mu는 상기 (8)식에서

과 같이 얻어진다.

페루프 전달 특성의 이득을 작게 하는 것은 임의적으로는 루프의 안정도를 증가하는 것이지만, 이것은 동시에 노이즈 세이핑형 재 양자화 회로의 내부의 각부의 신호, 특히 재양자화기의 입력신호 레벨도 억압되게 됨으로, 필요한 분해능이 다른 면에서 보아도 바람직한 결과가 얻어지는 것이고, 이점에 대하여 상세하게 후술될 것이다.

본 발명에서 전제조건으로서 나타내고 있는 (7)식에 있어서 b

1/2의 조건에 대하여 언급한다. 본래 제어계의 안정을 위하여 필요한 조건은 b＞의 조건과, (7)식에 있어서 다른 식, 즉 e

0, d+e＞0 및 (27)식, (28)식을 만족하면 안정성을 확보할 수 있는 것이지만, 본 발명에서는 상기 (30),(31)식 등의 경우와 마찬가지로, 실용상의 안정도를 고려하여 b

1/2이라는 조건을 설정하고 있는 것이다.

이상의 설명에서 알수 있듯이, (7),(8),(9),(10)의 각 식을 만족하는 본 발명의 노이즈 세이핑형 재 양자화 회로에서는 실용상에서 보아 충분한 안정도가 얻어지는 것이다.

다음에, SN비의 개선도에 대하여 설명을 행한다. 우선, e＞0의 경우에 있어서 재 양자화 출력 신호 Y(Z)는 상기 (12)식과 (13)식에 의하여,

단

와 같이 나타낸다.

상기의 (40)식은 주파수 영역에서는 (16)식을 대입하여

로 표현된다.

여기서, 신호대역이 원표본화 신호(원 샘플링 신호)의 나이키스트 주파수(WS/2)이하의 주파수 대역인 것으로 고려하면, 그 신호대역에 비하여 재표본화 주파수(재 샘플링 주파수(Wa=2π/T)는 충분히 높으므로, W≤Ws/2로서 나타내는 신호 대역에 있어서 WT값은 0에 가깝고 매우 작은 값으로 된다. 그래서

로 간주할 수 있으므로, 상기 (42)식의 관계를(41)식에 대입하면 U(jw)는 다음의 (42)식 U(jw)≒e+j(d-e)WT…(43)로 표현된다.

상기 W≤Ws/2로서 표현되는 신호대역에 있어서 wT의 (44)식이 성립하는 것으로 간주됨으로, 상기의 (43)식은 다음의

로 표현될 수 있다.

따라서 상기 W≤Ws/2로서 나타내는 신호대역만으로 고려하면 상기 e＞0인 경우에 있어서 재 양자화 출력 신호Y(Z)를 표현하고 있는 (39)식은

와 등가이다.

다음에, e=0인 경우에 있어서 재 양자화 출력 신호 Y(Z)는 상기 (12)식과 (13)식에 의하여

단, W(Z)=-(3-b-c-d)Z^-1+(3-2b-c)Z^-2(1-b)Z^-3‥‥(48)로 표현될 수 있다. 상기의 (48)식은 주파수 영역에서는 상기의 (16)식을 대입하여

로 표현된다.

(49)식의 경우에도 상기 e＞0인 경우와 마찬가지로 W≒Ws/2인 신호대역에서만 고려하는 것으로서 (42)식을 대입하면,

상기의 (50)식이 얻어지고, 상기 (44)식에 나타내어 있는 관계에서,

로 나타낼 수 있고, 따라서 e=0인 경우에 있어서 재 양자화 출력 신호Y(Z)를 나타내고 있는 (47)식은

와 등가이다.

여기서, 상기 (46)식과 상기(52)식을 일반화하여 나타내면,

(단, α는 정의 정수, K는 자연수)로 표현되며, 주파수 영역에서는 (16)식에 의해

로 표현된다.

그리고 상기의(56)식에서 나타내는 F(jw)의 이득 F(jw)은

로 되고, W< π /T의 저주파수측에서 미분특성을 나타낸다. 즉 낮은 주파수로 되는 만큼 재 양자화 노이즈의 진폭이 억압되어, 소위 노이즈 세이핑 특성이 얻어진다.

다음의, 상기 (55),(56)식에서 표현되는 경우의 재 양자화에 의한 신호대역내 최대SN비를 구한다. 재표본화 주파수를 Wa,신호대역의 상한을 원표본화 신호의 나이키스트 주파수로서 Ws/2, 재 양자화기의 출력 스텝 사이즈를 Δ, 재 양자화 노이즈 N(Z)가 ±Δ/2의 범위내에 같게 분포하고, 주파수 영역에서는 N(jw)가 평탄(소위 백색 잡음)한 것으로 하고, 그파워스팩틀 밀도를 ro, 입력 디지탈 신호 X(Z)의 정최대치를 L./2로 하면, 최대 정현파 신호 전력(Sp)은

이고, 신호대역내 재 양자화 잡음 전력(Np)은

이다. 주지와 같이 양자화 잡음 평균 전력

은

으로서 부여되고,

이라는 관계가 있으므로 상기 (60),(61)식에서 파워스팩틀 밀도 (ro)는

(62)식에 의하여 나타낸다.

T=2π/Wa이고, 상기 F(jw)의 이득/F(jw)/을 나타내는 (57)식에서 /F(jw)/²은

으로 되지만, W<Ws/2의 신호대역에서는 W<<Wa이고

로 간주됨으로 상기 (59)식은 (62),(63),(64) 식에서

로 된다. 오버 샘플링 배율을

m으로 하면, 상기 (58),(65),(66)식에서 신호대 잡음비는

(67)식에 의하여 구하여진다. 재 양자화에 의한 신호대역내 최대 SN비(S/N)를 ㏈로서 나타내면

로 된다.

다음에, SN비의 개선도를 구하면 다음과 같다. 같은 재 양자화기를 사용하여 입력 디지탈 신호를 오버 샘플링하지 않고, 그대로 {F(Z)=1,Wa=Wa}재 양자화한 경우의 신호대역내 재 양자화 잡음 전력 Np'은

(69)식에 의하여 나타냄으로 S/N의 개선도는 (65),(66),(69)식에서

(70)식에 의하여 나타내는 것으로 되지만, 이것을 ㏈로서 나타내면 개선도는

(71)식에 의하여 나타낸다.

예를 들면, (46)식 (K=4)에서 e=1/2의 경우에는 α가 2이고, 오버 샘플링 배율(m)을 32로 하면, 이 경우의 SN비 개선도는 (71)식에서 99.2㏈로 계산되지만, 이 예를 보아도 양호한 SN비 개선 효과가 얻어짐을 알 수 있다.

또한 (39)식, (47)식 또는 (55)식에서 알 수 있듯이, 정수 b,c,d,e값은 재 양자화 노이즈 {N(Z)나 N(jw)}성분만으로 영향 주고 신호{N(Z)나 X(jw)} 성분에는 영향주지 않는다.

즉 신호 성분에 대하여는 그것의 주파수 특성이나 이득 등에 대하여 일절 영향을 부여하지 않으므로, 정수 b,c,d,e의 선정에서는 이들의 영향을 고려하지 않아도 좋다.

다음에 필요한 출력 분해능에 대하여 설명한다. (12),(13)식에서 재 양자화 출력 신호 Y(Z)와 입력 디지탈 신호 X(Z)의 차신호 Y(Z)-X(Z)는,

로 나타낼 수 있다. (72)식을

으로 나타낸 경우에는 (13)식에서

(74)식이 얻어진다.

여기서, 재 양자화가 출력의 스텝 사이즈 Δ를 Δ=2P(P는 임의의 자연수)로 하고, 재 양자화기(4)가 포화하지 않고 즉 변환 오차( 재 양자화 오차)N(Z)가 항시 ±P이내에서 변환되는 것으로 하면

(75)식이 얻어진다.

입력 디지탈 입력 신호의 최대 절대치를 /X(Z)/max로 나타내면, 재 양자화기의 입력 신호의 최대 절대치 /A(z)/max는 (74),(75)식에서

으로 나타낼 수 있다.

그런데, 실제로는 이 식과 같이 재 양자화 오차의 절대치 /N(Z)/가 항시 최대치 P를 취하는 것은 가질 수 없고, 따라서 재 양자화기의 입력 신호의 최대 절대치 /A(Z)/max의 값은 이식보다도 작게 된다.

그리고, 시뮬레이션의 결과에 의하면, 조건에 의하여 다소 다르게 되지만, 상기 재 양자화기의 입력 신호의 최대 절대치 /A(Z)/max의 값은 개략

(77)식에 의하여 나타내는 값으로 되지만, 간략화하면, 상기의 /A(Z)/max의 값은

(78)식에 의하여 나타내도록 되는 값으로 된다.

그리고 상기 (77)식의 경우, 재 양자화기 입력 범위의 확장량[-X]max1은

(79)식에 의하여 나타내는 값이고, 이 값이 재 양자화기의 입력 범위의 절대치로서 신호 X(Z)분 외에 여분으로 필요하게 되고, 상기 (78)식 경우의 재 양자화기 입력범위의 확장량[A-X]max2은

(80)식에 의하여 나타내는 값이고, 이 값이 재 양자화기의 입력범위의 절대치로서 신호 X(Z)분외에 여분으로 필요하게 된다.

그런데, 재 양자화기의 입력 신호는 ±(/X(Z)/max+[A-X]max)의 범위로 됨으로, 변환 오차를 ±P이내로 하기 위하여 필요한 출력 분해능(출력 스텝수) n은 출력 스텝 사이즈 2P에서

단 /X(Z)/max=LP를 만족하는 자연수로 된다.

즉 [A-X]max 값이 큰 만큼 필요한 출력 분해능도 크게 된다. 예를 들면 L이 4로서 , [A-X]max=2.5P로 하면, n=7로 되고, 출력 분해능이 7이상이면 양호하게 된다. 다소의 포화가 있어도, 안정도와 S/N의 개선도가 열화하는 것의 재 양자화 회로로서 동작은 성립하여 노이즈 세이핑 특성도 얻어진다.

예를 들면 상기(77)식 또는 (78)식에서 나타내는 최대치의 입력에 대하여 변환 오차가 ±3P이내 위로 되도록 출력 분해능을 가지는 재 양자화기의 경우에, 한번, 포화하여도 비교적 포화상태에서 복귀하기 쉬운 실용적으로 공급하는 경우가 많다.

지금까지의 설명에서는 필요한 출력 분해능에 대하여 설명했지만 , 본 발명에 의하면 정수 b,c,d,e 값을 선택함으로서, (79)식이나 (80)식에서 나타내는 재 양자화기 입력 렌지의 확장량 [A-X]max를 종래 방식 보다 적게 할 수 있다.

따라서, 같은 S/N의 개선도이면 재 양자화기 출력의 분해능을 보다 감소하는 것이 가능하게 되고, 역으로 출력 분해능이 한정되어 있는 경우는 보다 큰 S/N의 개선도가 얻어지는 것이다.

이제까지, 본 발명의 노이즈 세이핑형 재 양자화 회로의 3개의 특성 요소에 대하여 설명하여 왔지만, 다음에 구체예에 의하여 종래 방식과 비교한다. (4)식과 (39)식, (40)식의 비교 및 (4)식과 (47)식, (48)식의 비교에서 알 수 있듯이 , 서술한 종래예의 ①은 서술한 본 발명의 노이즈 세이핑형 재 양자화 회로의 구성을 규정하고 있는 (7)식-(11)식에 나타내어 있는 정수 b,c,d,e가

로 된 경우 {단(10)식은 성립하여 있지 않다}에 상당하고 있으며, 상술한 종래예의 ②는 상술한 본 발명의 노이즈 세이핑형 재 양자화 회로의 구성을 규정하고 있는 (7)식-(11)식에 나타내어 있는 정수 b,c,d,e가

으로 한 경우 {단(9)식은 성립하여 있지 않다}에 상당하고 있다. 그래서 종래예의 ①,②에 대하여 정량적인 해석을 행하는 경우에는 본 발명의 노이즈 세이핑형 재 양자화 회로의 정량적인 해석에 이제까지 사용하여 온 각 식에 상기의 (82),(83)식의 값을 대입하면 좋다.

제1표는 제3도 내지 제8도에 예시되어 있는 대표적인 구성을 가지는 연산회로를 사용하여 구성된 본 발명의 대표적인 7종류의 실시예 ①-⑦의 각각의 것에 있어서 각 정수 b,c,d,e값, S/N개선도 (㏈)의 값, Mp,Mf값, 그외 상술한 제특성치들에 대하여 계산치를 나타낸 것이고, 제 2표는 상술한 종래예의 (1),(2)각각의 것에 있어서 각 정수 b,c,d,e값, S/N개선도(㏈) 값, Mp,Mf값, 그외 상술한 제특성치등에 대하여 계산치를 나타낸 것이고, 제1표의 경우와 마찬가지로 각 정수 b,c,d,e값, S/N개선도(㏈),Mp,Mf 그외 상술한 제특성등에 대하여 계산치를 나타낸 것이다.

[표 1]

상기 제1표 및 후술되어 있는 제2표에 기재의 수치 계산은 재 양자화기가 포화하여 있지 않는 것으로 되어 있다. S/N 개선도는 오버 샘플링 배율(m)이 32이 일때의 (71)식 값을 나타내고 있다. Mp는 폐루프 전달 특성의 이득 M{(29)식}의 극대치이다. Mf는 V점 (W=π/T)에 있어서 페루프 전달 특성의 이득{(33)식}이다.이다.

[표 2]

｜ai｜,

｜ai｜는

｜ai｜인데 , 즉 서술한 (73)식에서 정의되어 있는 Z^-1(Z)의 계수 ai의 절대치의 총화에 있어서 h가 4,8,∞의 경우 값이다. [A-X]max1, [A-X]max2는 (79)식 및 (80)식에서 나타내고 있는 재 양자화기의 입력 렌지의 확장량이고, 이것에 의하여 필요로 되는 출력 분해능이 정해진다. 표중에 있어서 수치는 스텝 사이즈 2P의 1/2의 P배율을 수치이다. 여기서, 본 발명의 대표적인 실시예에 관한 수치를 나타내고 있는 제 1표와, 종래예의 ①,②에 관한 수치를 나타내고 있는 제2표를 비교하면, 본 발명과 종래예의 차이가 명확하다.

예를 들면 종래예의 ①과 같은 S/N 개선도가 얻어지고 있는 본 발명에 있어서 실시예의 ① 및 실시예②에서는 Mp값과 [A-X]max 값과의 쌍방의 것이 종래예 종래예의 ①에 의해 Mp의 값과 [A-X]max의 값보다도 작게 되어 있지만, 이것은 본 발명에 있어서 실시예 ① 및 실시예의 ②의 것은 종래예 ①에 비하여 안정하고 출력 분해능이 적게 끝나는 것을 나타내고 있다.

본 발명에 있어서 실시예의 ③의 것은 4차 노이즈 세이핑 특성을 나타내고 있는 종래예의 ②와 같고, 큰 S/N 개선도가 얻어져 있는데, 필요한 출력 분해능은 종래예의 ②에서 필요하는 출력 분해능보다도 적고, 3차 노이즈 세이핑 특성을 나타내고 있는 종래예의 ①의 것에서 필요로 하고 있는 출력 분해능에 비하여 약 ±I/P 분 많은 뿐이고, 본 발명의 실시예에 대한 ③의 재 양자화 회로에서는 종래의 3차 노이즈 세이핑형 재 양자화 회로와 거의 같은 출력 분해능에서 4차 노이즈 세이핑 특성을 얻는 것을 가능하게 하고 있는것이다.

다음에, 본 발명의 실시예 ④-⑥은 종래예 ①보다도 출력 분해능이 작은데 종래예의 보다도, 약 6㏈낮은 만큼의 큰 S/N 개선도가 얻어지는 것이다.

본 발명의 실시예 ⑦에서는 제2표에는 나타내어 있지 않지만, 종래의 2차 노이즈 세이핑형 재 양자화 회로에서 필요로 되는 출력 분해능([A-X]max=2.85) 보다도 적은 출력 분해능이고, 종래예의 ①로서 나타내고 있는 종래의 3차 노이즈 세이핑형 재 양자화 회로와 필적하는 S/N 개선도가 얻어지는 것이다.

이와 같이 본 발명에 의하면 정수 b,c,d,e값을 선택함으로서, 종래 방식에 비하여 출력 분해능을 적은 상태로 하면서 보다 큰 SN비 개선도를 가지는 양호한 노이즈 세이핑형 재 양자화 회로를 얻는 것을 가능하게 하고 있다.

상기 제1표와 제2표에서 알수 있듯이 폐루프 전달 특성 이득의 극대치 (Mp)와 재 양자화기 입력 범위의 확장량[A-X]max에는 강한 관계가 있으며, 안정도를 증가(Mp를 작게 한다.)한다는 것은 재 양자화기의 입력 범위의 확장량을 적게 하게 되고, 결국 출력 분해능을 감소시킨다.

Mp를 작게 하는 정수 b,c,d,e의 선정에서는 0<W

π/T의 범위에서 일순 전달 특성 {(17)식}의 이득 위상 선도를 니콜스(Nichols) 선도상에 그려보면 좋다.

제 3도 내지 제 8도는 상기 본 발명의 노이즈 세이핑 재 양자화 회로의 대표적인 실시예 ①-⑦의 구성에 대응하여 적용할 수 있는 연산회로(3)의 구체예의 구성예를 나타내고 있는 블럭도이고, 제 3도-제 8도에서 (21-50)은 가산기, (51-61)은 감산기, (62-83)은 재표본화 주기 (재 샘플링 주기) T에 상당하는 단 위 지연량을 가지는 지연기이다.

(84-87)은 1/4의 계수치를가지는 계수 승산기이고, 이 계수 승산기 (84-87)는 실제로는 LSB(최하위 비트)측에 2비트 시프트하기 전의 MSB(최상위 비트)측의 2비트는 시프트하기 전의 MSB를 사용하는 것으로 실현할 수 있다.

(88-93)은 1/2의 계수치를 가지는 계수 승산기이고, 이 계수 승산기 (88-93)은 실제로는 LSB 측에 1 비트 시프트하여 MSB 에는 시프트하기 전의 MSB를 사용하는 것으로 실현할 수 있다.

(94-98)은 2의 계수치를 가지는 계수 승산기이고 , 이 계수 승산기 (94-98)은 실제로는 MSB측에 1비트 시프트하는 것으로 실현할 수 있다.

제 3도에 예시한 연산회로의 출력신호 A(Z)는

식에 나타내게 되고, 제 3도시의 연역회로를 사용한 본 발명의 노이즈 세이핑형 재 양자화 회로는 제1표의 ①난에 기재의 제특성치를 본 발명의 노이즈 세이핑형 재 양자화 회로의 실시예 ①로 된다.

제 4도에 예시한 연산회로의 출력 신호 A(Z)는

식에 나타내게 되며, 제 4도시의 연산회로를 사용한 본 발명의 노이즈 세이핑형 재 양자화 회로는 제1표의 ②난에 기재의 제특성치를 가지는 본 발명의 노이즈 세이핑형 재 양자화 회로의 실시예 ②로 된다.

제 5도에 예시한 연산회로의 출력신호 A(Z)는

식에 나타내게 되고, 제 5도시의 연산회로를 사용한 본 발명의 노이즈 세이핑형 재 양자화 회로는 제1표의 ③난에 기재의 제특성치를 가지는 본 발명의 노이즈 세이핑형 재 양자화 회로의 실시예 3로 된다.

제6도에 예시된 연산회로의 출력 신호 A(Z)는

식과 같이 나타내고 되고, 제 6도에 도시된 연산회로를 사용한 본 발명의 노이즈 세이핑형 재 양자화 회로는 제1표의 ④난에 기재의 제특성치를 가지는 본 발명의 노이즈 세이핑형 재 양자화 회로 실시예 ④로 된다

제 7도에 예시한 연산회로의 출력 신호 A(Z)는

식과 같이 되고, 제 7도에 도시된 연산회로를 사용한 본 발명의 노이즈 세이핑형 양자화 회로는 제1표의 ⑤난에 기재의 제 특성치를 가지는 본 발명의 노이즈 세이핑형 재 양자화 회로의 실시예⑤로 된다.

제 7도에서, 계수 승산기 (90)를 생략하고, 지연기(76)의 출력은 가산기(41)의 입력에 접속하도록 구성의 일부를 변경한 연산회로에서는

식과 같이 나타내게 되고, 제 7도시의 연산회로에 대한 일부의 변형회로를 사용한 본 발명의 노이즈 세이핑형 재 양자화 회로{제1표에서는 (제7도)와 같이 나타내어 제7도의 일부 구성이 변경되어 있는 점을 나타내고 있다)는 제1표의 ⑥난에 기재의 제특성치를 가지는 본 발명의 노이즈 세이핑형 재 양자화 회로의 실시예 ⑥ 로 된다.

제 8도에 도시한 연산회로의 출력신호 A(Z)는

식과 같이 나타내게 되고, 제 8도시의 연산회로를 사용한 본 발명의 노이즈 세이핑형 재 양자화 회로는 제1표의 ⑦난에 기재의 제특성를 가지는 본 발명의 노이즈 세이핑형 재 양자화 회로의 실시예 ⑦ 로 된다.

본 발명의 노이즈 세이핑형 재 양자화 회로의 실시예의 사용될 연산회로로서 제 3도 내지 제 8도에 의하여 나타난 대표예의 구성의 것에 한정되지 않고, 본 발명의 노이즈 세이핑형 재 양자화 회로의 실시에서 사용될 연산회로의 구성은 제3도 내지 제8도에 의하여 나타난 대표예의 구성 이외에 대한 구성의 것에서도 실현할 수 있다. 본 발명의 노이즈 세이핑형 재 양자화 회로는 ①-⑦에 열거한 실시예에 한정되지 않고, 필요에 따라 각 정수 b,c,d,e값을 다른 값으로서 실시할 수 있는 것은 물론이다.

이상 서술한 것에서 알 수 있듯이, 본 발명의 높은 분해능을 가지고 있는 입력 디지탈 신호의 원표본화 주파수에 비하여 충분히 높은 재표본화 주파수에서 상기 입력 디지탈 신호를 저분해능의 재 양자화 출력 신호로 변환하는 노이즈 세이핑형 재 양자화 회로에서, 그 영역에서, 상기 입력 디지탈 신호를 X(Z), 상기 재 양자화 출력 신호를 Y(Z)로 나타내고, Z^-1재표본화 주기에 상당하는 단위 지연을 나타내는 것으로서 상기의 입력 디지탈 신호 X(Z), 상기의 재 양자화 출력 신호 Y(Z)로 공급되어, 각 정수 b,c,d,e가 다음의 각 관계식

를 동시에 만족하는 임의 정수로 하는 다음식

로서 나타내는 신호를 생성하는 연산회로와, 상기의 연산회로에서의 출력 신호가 공급되어, 분해능이 저감된 상기 재 양자화 출력신호를 출력하는 재 양자화기를 갖추게 되는 노이즈 세이핑형 재 양자화 회로이므로, 본 발명의 노이즈 세이핑형 재 양자화 회로에서는 각 정수 b,c,d,e값을 선택함으로서, SN비 개선도와 필요한 출력 분해능의 서로 상반되는 서로 상반하는 요소의 관계를 개선하여 종래의 노이즈 세이핑형 재 양자화 회로와 비교하여 같은 SN비 개선도의 경우, 출력 분해능을 보다 저감할 수 있고, 출력 분해능이 같은 경우보다 큰 SN비 개선도가 얻어지는 양호한 노이즈 세이핑형 재 양자화 회로를 쉽게 얻을 수 있다.

Claims

고 분해능을 갖는 입력 디지탈 신호의 원표본화 주파수에 비하여 충분하게 높은 재표본화 주파수를 이용하여 상기 입력 디지탈 신호를 저분해능의 재 양자화 출력 신호로 변환하는 노이즈 세이핑형 재 양자화 회로에 있어서, Z영역에서 상기 입력 디지탈 신호는 X(Z), 상기 재 양자화 출력 신호는 Y(Z) 및 Z^-1은 재표본화 주기에 상당하는 단위 지연을 나타내는 것으로서, 상기 입력 디지탈 신호 X(Z)와 상기의 재 양자화 출력 신호 Y(Z)가 공급되어, 각 정수 b,c,d,e가 다음의 각 관계식

을 동시에 만족하는 임의의 정수로 하는 다음식

로서 나타내는 신호를 나타내는 연산회로와, 상기 연산회로로부터 나오는 출력 신호를 수신하도록 결합되어 분해능이 감소된 상기 재 양자화 출력 신호를 발생시키는 재 양자화기를 구비하는 노이즈 세이핑형 재 양자화 회로.