KR20010101039A

KR20010101039A - 디지털 신호의 양자화 및 양자화 잡음 필터회로

Info

Publication number: KR20010101039A
Application number: KR1020017006356A
Authority: KR
Inventors: 하우프트만요르그; 페슬페터; 슈트라우스니그다이트마
Original assignee: 추후제출; 인피니온 테크놀로지스 아게
Priority date: 1998-11-20
Filing date: 1999-11-15
Publication date: 2001-11-14
Also published as: US6570512B1; DE59902373D1; JP2002530990A; EP1129523A1; WO2000031879A1; ATE222430T1; CN1325565A; KR100462483B1; EP1129523B1; JP3515959B2

Abstract

본 발명은 양자화 및 양자화 잡음 필터링회로에 관한 것이다. 본 발명의 회로는, 직렬연결의 첫 번째의 디지털 제어 루프는 제1 워드 길이인 m 비트인 디지털 신호를 입력받고 상기 제1 워드 길이보다 짧은 제3 워드길이인 u 비트인 양자화된 출력 신호를 출력하는 복수개의 직렬 연결된 디지털 제어 루프, 각각의 디지털 제어 루프에 포함되고, 그 출력되는 양자화 오차 신호는 두 개로 분기되어 하나는 필터링되어 각각을 포함하는 디지털 제어 루프로 되먹여지고 다른 하나는 그것을 포함하는 디지털 제어 루프와 직렬 연결된 후단의 디지털 제어루프로 입력되는 양자화 회로, 제1 디지털 제어 루프의 양자화된 출력신호를 제외한 다른 디지털 제어 루프의 양자화된 출력신호를 필터링하는 디지털 필터 및 디지털 필터에서 필터링된 신호와 제1 디지털 제어 루프에서 출력된 양자화된 출력신호를 가산하고, 제2 워드길이인 n 비트의 신호를 전체 출력신호로써 출력하는 가산기로 구성된다.

Description

디지털 신호의 양자화 및 양자화 잡음 필터회로{CIRCUIT CONFIGURATION FOR QUANTISATION OF DIGITAL SIGNALS AND FOR FILTERING QUANTISATION NOISE}

시그마-델타 방법이 적용된 오버샘플링 디지털/아날로그 변환기는 양자화와 양자화 잡음[잡음 정형 루프(noise-shaping loop)]을 위한 회로와 짧은 입력 워드 길이의 디지털/아날로그 변환기의 다음 단에 연결되는 인터폴레이션 필터를 가지는데, 이 필터는 표본 출출 비율의 증가를 위해서 제공된다.

미국 특허 제 5,369,403호는 적은 양자화 오차를 가지는 시그마-델타 디지털-아날로그 변환기를 개시하고 있는데, 이 변환기는 양자화를 위한 제1 및 제2 디지털 제어 루프를 가진다. 제2 디지털 제어 루프는 제1 디지털 제어 루프의 양자화 오차를 프로세싱한다. 제1 및 제2 디지털-아날로그 변환기는 제1 및 제2 디지털 제어 루프에 의해 양자화된 출력신호들을 각각 제1 및 제2 아날로그 신호로 변환한다. 제2 아날로그 신호는 아날로그 형태에서 필터링되어 제1 아날로그 신호에 더해지기 때문에 적은 양자화 오차를 가진다. 하지만, 상기 과정은 제2 신호의 복잡한 아날로그 필터링과 아날로그 상태에서의 가산 과정의 오차로 인해, 변환된아날로그 신호의 선형성이 제한되는 단점이 있다.

본 발명은 디지털 신호를 양자화하며 양자화된 잡음을 필터링하는 회로에 관한 것이다.

상술한 발명의 기술적인 문제점은 디지털 신호를 양자화하고 양자화 잡음을 필터링하는 회로가 디지털 방법으로만 구성되고, 낮은 양자화잡음을 가지는 디지털 출력신호를 발생하는 것으로 특정된다는 점이다.

본 발명의 청구항 1항에 기재된 양자화 및 양자화 잡음 필터링회로를 이용하여 상기 문제점을 해결할 수 있으며, 보다 유용한 실시례는 종속항에 기재되어있다.

본 발명은 양자화 및 양자화 잡음 필터링회로에 관한 것이다. 본 발명의 회로는 복수개의 직렬접속 디지털 제어 루프와 양자화기(quantizer)를 포함하는데, 직렬접속된 제1 제어루프에는 제1 워드길이 m 비트t를 갖는 디지털 신호가 입력된다. 각각의 디지털 제어 루프는 각각의 양자화기의 양자화 오차 신호를 필터링하고 되먹인다(feed back). 각각의 양자화기의 양자화 오차 신호는 디지털 제어 루프의 다음 단으로 입력되는데, 제1 디지털 제어 루프의 양자화된 출력신호는 제3 워드길이 u bit로 조정되는데, 이 워드길이는 첫 번째 워드길이보다는 짧다. 제1 디지털 제어 루프의 양자화된 출력 신호를 제외하고, 나머지 직렬 연결된 디지털 제어 루프들의 양자화된 출력 신호들은 각각 디지털 필터에 의해 필터링되고 가산회로(adder)에 의해 제1 디지털 제어 루프의 출력신호에 더해짐으로써, 양자화 오차가 제거된다. 가산회로의 출력신호는 제2 워드길이 n 비트를 갖는 전체회로의 양자화된 출력신호이다. 양자화오차에 의해 발생된 양자화 잡음은 디지털 방법으로감소시킬 수 있다. 계산회로(computing circuit)의 워드길이에 의해서만 그 정확도가 제한되는 디지털 수단들만 이용함으로써 수반되는 이점은 디지털 수단들은 아날로그 수단들에 비교해서 다루기가 쉽다는 것인데, 특히 반도체 집적회로에서 이러한 이점이 부각된다.

제1 디지털 제어 루프를 제외한 디지털 제어 루프들의 출력신호들에 대한 디지털 필터링과 각각의 디지털 제어 루프의 출력신호들의 가산의 방법으로 각각의 디지털 제어 루프의 양자화 오차를 제거한다. 이 경우에도 직렬연결의 제일 마지막 단의 디지털 제어 루프에서의 양자화 오차는, 더 이상의 양자화 오차를 제거할 수 있는 디지털 제어 루프가 뒤따르지 않으므로 잔존하게 된다. 이러한 경우에는 기본신호에 대해 낮은 오버샘플링을 하여 홀수번째 신호는 작은 양자화 오차를 가지도록 양자화할 수 있다. 이렇게 하면 양자화 오차에 의해 발생되는 잡음 스펙트럼은 효과적으로 필터링될 뿐만 아니라 샘플 신호의 유용한 낮은 표본 추출 비율의 신호 스펙트럼들에도 불구하구 양자화 오차들은 효과적으로 필터링되고 표본 추출된 신호의 원래의 유용한 신호 스펙트럼에서 제거된다.

바람직한 실시례에서는, 각각의 디지털 필터는 고역통과 필터를 구비한다. 직렬연결의 마지막 디지털 제어 루프의 양자화 오차에 의한 잡음 스펙트럼의 낯은 주파수부분은 감소되고, 낮은 주파수를 가지는 유용한 신호의 스펙트럼 성분들에 간섭이 적어진다.

바람직한 실시례에서는, 각각의 디지털 필터는 직렬 연결된 두 개의 1차의 미분기를 구비한다. 각각의 디지털 방법에 의한 디지털 필터의 설계는 단순한 것이유용하다. 그러한 설계를 위해서는 단지 두 개의 감산회로(subtractor)와 두 개의 지연 회로(time-delay element)가 필요하다.

바람직한 실시례에서는, 양자화기(quantizer)는 입력신호의 낮은 차수의 비트를 절단함으로써 입력신호를 양자화한다. 이러한 방법의 장점은 적은 비용으로 회로를 구현할 수 있는 것이다.

다른 바람직한 실시례에서는, 양자화기는 절단하는 방법 대신에 라운딩(rounding)방법으로 입력신호를 양자화한다. 이러한 방법은 절단법보다는 회로구현이 복잡한 단점이 있으나, 보다 정확한 결과를 얻을 수 있다.

각각의 디지털 제어 루프 바람직하게는 양자화기 전단에 제한 회로(limiter), 양자화 오차신호를 필터링하는 필터구조 및, 입력신호를 필터링된 양자화 오차신호에 더하는 가산회로를 구비한다. 이러한 경우에는, 리미터는 회로구조에서 설정된 값의 범위를 오버슈팅(overshooting)하는 것을 방지한다.

안정성 문제를 고려하여 각각의 디지털 제어 루프는 아무리 많아도 2차가되는 것이 특히 바람직하다. 2차 이상이 되면 안정성을 유지하기 위한 다른 수단이 필요하므로 회로구현에 있어서 비용이 증대하게 된다.

본 발명의 그 이상의 장점과 구조 및 가능한 응용예는 이하에서 도면을 참조하여 설명한다

도 1은 본 발명에 따른 제1 실시례를 도시하는 회로도.

도 2는 본 발명에 따른 제2 실시례를 도시하는 회로도.

도 3은 본 발명에 따른 제3 실시례를 도시하는 회로도.

도 4는 잡음정형(noise shaping)루프가 없는 경우의 잡음스펙트럼과 1차 잡음정형 루프 및 2차 잡음정형 루프가 구비된 경우에 있어서의 잡음스펙트럼을 도시하는 그래프.

도 1을 살펴보면, 제1 증폭회로(5)로 제1 워드길이 m비트를 가지는 디지털 입력신호(Input)가 입력되어, 제1 증폭회로(5)는 1보다 작은 증폭계수(k)로 입력신호(Input)를 증폭시키는데, 이러한 증폭회로는 쉬프트 레지스터와 같은 목적으로 설계할 수 있다. 후단의 회로들로 과도한 신호가 입력되는 것을 방지하기 위하여 제1 증폭회로(5)는 입력신호(Input)값의 범위를 감소시키다. 제1 증폭회로(5)의 출력신호는 제1 디지털 제어 루프(1)로 인가된다.

디지털 제어 루프(1)는 되먹임신호를 제1 디지털 제어 루프(1)로 입력되는 신호에 더하는 제1 가산회로(10)를 구비한다. 제1 가산 회로의 출력은 입력 신호값의 범위를 워드길이 (m+s)로 변환시키는 제1 제한 회로 또는 포화회로(saturator;11)에 연결된다. 제1 제한 회로 또는 포화회로(11)의 후단에는 제1 양자화회로(12)가 연결되는데, 이 회로는 입력신호를 높은 차수(m+s-x bit)의 제1 양자화 신호와 낮은 차수(x bit)의 제1 양자화 오차신호(71)로 분리하는데, 양자화 방법은 절단법뿐만 아니라 라운딩방법도 가능하다. 제1 양자화 오차신호(71)는 필터링된 후 제1 가산회로(10)로 되먹여진다. 필터링을 위해서, 되먹임 경로는 제1 지연회로(13)를 지나 서로 병렬로 연결된 제2 지연회로(15) 및 제2증폭회로(14)를 지나 감산회로(16)를 지나 제1 가산회로(10)로 이루어지는데, 이때 제2 증폭회로(14)는 증폭계수 2를 가지며 쉬프트 레지스터처럼 설계된다. 감산회로(16)는 제2 증폭회로(14)의 출력신호에서 제2 지연회로(15)의 출력신호를 감산한다.

제1 양자화 신호(8)의 양자화 잡음은 낮은 주파수대로 억제되나 주파수로 환산하면 가중치를 가지는 양자화 오차의 상기 되먹임(오차 되먹임이라고도 한다)으로 인해 높은 주파수대로 천이한다. 결과적으로, 텀 잡음정형 루프(term noise shaping loop)도 사용될 수 있다. 안정성을 위해서 제1 디지털 제어 루프(1)의 차수는 2보다 커서는 안되고 여기서는 되먹임 경로에 두 개의 지연회로를 부가함으로써 상기조건을 만족시킨다. 제1 디지털 제어 루프는 따라서 2차의 잡음정형루프이다.

제3 증폭회로(6)는 m+s-x 비트의 제1 양자화신호(8)를 입력받아서 제3 워드길이인 u 비트로 변환하는데, 이것은 제1 워드길이인 m 비트보다도 작다. 제3 증폭회로(6)는 간단한 쉬프트 레지스터와 같은 목적으로 설계한다.

제1 양자화 오차 신호(71)는 또한 제2 제어루프(2)로 입력되는데, 제2 제어루프(2)는 1차의 잡음정형 루프이고 잡음정형을 위하여 제2 가산회로(20)를 가진다. 제2 가산회로(20)는 제1 양자화 오차 신호(71)를 입력받아서 제2 필터링 양자화 오차신호(72)에 가산하는데, 제2 필터링 양자화 오차신호(72)는 y 비트의 워드길이를 가진다. 제2 가산회로(20)의 출력신호는 제2 제한 회로 또는 포화회로(21)로 입력되어 워드길이 x+r 로 변환된 후 제2 제한 회로 또는 포화회로(21)의 후단에 연결된 제2 양자화회로(22)로 입력된다. 제2 양자화회로는 입력되는 신호를 높은 차수(x+r-y)의 제2 양자화신호(9)와 낮은 차수(y)의 제2 양자화 오차신호(72)로 분리한다. 제 3지연회로(23)는 제2 양자화 오차신호(72)를 입력받아 필터링하여 제2 가산회로(20)로 출력한다.

워드길이 x+y-r을 가지는 제2 양자화 신호(9)는 디지털 필터(3)로 입력되는데, 디지털 필터(3)는 직렬 연결된 1차의 제1 및 제2 미분기(differentiator)를 포함한다. 제1 및 제2 미분기는 각각 제4 지연회로(30), 제5 지연회로(32), 제2 감산회로(31) 및 제3 감산회로(33)를 포함한다. 디지털 필터(3)의 전달함수는 고주파영역 통과의 전달함수이다.

제2 가산회로(4)는 디지털 필터(3)의 출력신호와 제3 증폭회로(6)의 출력신호를 더하여 회로의 출력신호(Output)를 출력하는데, 이 신호는 제1 워드길이인 m 비트보다 작은 제2 워드길이 n 비트를 가진다.

제1 디지털 제어 루프(1)에서 생긴 양자화 오차는 디지털 필터(3)에서의 필터링과정에서 소거되고, 단지 제2 디지털 제어 루프(2)에서의 양자화 오차만이 남게 된다.

도 2는 각각의 워드길이가 입력된 양자화 및 양자화 잡음 필터링을 위한 본 발명의 제2 실시예를 도시한 회로도로서, 도 1의 회로의 부분과 같은 기능을 하는 부분은 같은 참조부호로 표시한다. 도 1의 실시예와 비교하였을 때 다른 점은 제1 제한 회로 또는 포화회로(11)와 제2 제한 회로 또는 포화회로(21)가 포함되어 있지 않은 점인데, 이는 각각의 회로부분들에 의해 설정되는 입력 값의 범위가오버쇼트(overshot)되지 않는 경우에는 생략이 가능하기 때문이다.

더욱이, 제2 감산회로(31)에 의해 설정되는 입력 값의 범위가 오버슈트되지 않기 때문에, 제2 감산회로(31)의 전달신호가 필요하지 않다. 제2 가산회로(4) 또한 마찬가지이다.

도 3은 양자화 및 양자화 잡음 필터링을 위한 본 발명의 제3 실시예를 도시한 회로도로서, 제1 디지털 제어 루프(1)는 도 2의 디지털 제어 루프와 동일하고, 제2 디지털 제어 루프(50)는 제1 디지털 제어 루프(1)와 동일하다. 결과적으로, 직렬 연결된 두 개의 2차 잡음정형 루프가 전체적으로 4차 잡음정형 루프로 동작하게 된다.

제2 디지털 제어 루프(50)는 가산회로(51), 가산회로(51)의 후단에 연결되는 양자화회로(52) 및 되먹임 경로로 구성되는데, 제1 디지털 제어 루프의 되먹임 경로와 마찬가지로, 제1 지연회로(53)와 그것의 후단에 제2 지연회로(55)와 증폭회로(54)가 병렬구조로 연결된 형태로 이루어진다. 감산회로(56)는 제2 지연회로의 출력과 증폭회로(54)의 출력을 입력받아 가산회로(51)로 출력하여 제2 디지털 제어 루프의 입력신호에 감산회로(56)의 출력이 더해지게 된다.

제1 및 제2 실시예와 비교하여 더욱 복잡한 제2 디지털 제어 루프(50)때문에 제1 및 제2 실시예에서의 양자화된 출력신호의 신호 대 잡음비와 같은 신호 대 잡음비로 양자화하기 위한 신호의 표본 추출 비율이 더 낮아지게 된다.

바람직한 신호 대 잡음비가 94 dB인 경우에, 16 비트 입력신호와 7 비트 출력 신호에 있어서, 입력신호의 표본 추출 비율은 12배의 오버셈플링에서 8배의 오버셈플링으로 감소된다.

도 4는 잡음 정형 루프가 없는 경우와 1차 및 2차 잡음 정형 루프가 포함된 경우의 각각의 양자화 잡음 스펙트럼을 도시하는 그래프이다. 그래프에 도시한 바와 같이 잡음정형이 총 잡음 전력은 증가시키지만, 낮은 주파수에 있어서는 잡음정형을 안 한 경우와 비교하여 잡음 전력이 적음을 알 수 있다. 따라서 양자화된 신호를 아날로그 신호로 변환시키는 디지털-아날로그 변환회로의 후단에 연결되는 저주파 통과 필터는 양자화 잡음의 고주파 잡음 성분을 감소시키기 위해서 가파른 필터링 특성을 가져야 한다.

상기의 방명에 의해 양자화 잡음을 최소화시킬 수 있으므로 산업상 이용 가능성이 있다.

Claims

디지털 신호를 양자화하고 양자화 잡음을 필터링하기 위해 각각 양자화회로(12,22)를 포함하는 직렬 연결된 복수개의 디지털 제어 루프(1, 2)를 포함하되, 제1 디지털 제어 루프(1)의 입력 디지털 신호는 워드길이가 m 비트이고, 각각의 상기 양자화 회로의 양자화 오차신호(71,72)는 필터링되어 각각의 상기 디지털 제어 루프(1,2)에 되먹여지고, 각각의 상기 양자화 회로의 양자화 오차신호(71,72)는 또한 후단의 상기 디지털 제어루프로 입력되는 회로에 있어서,

상기 제1 디지털 제어 루프(1)의 출력신호(8)는 상기 제1 워드길이보다 짧은 제3 워드길이인 u 비트이고, 상기 제1 디지털 제어 루프(1)의 상기 양자화된 출력 신호(8)를 제외한 직렬 연결의 상기 디지털 제어 루프(2)의 양자화된 출력신호(9)는 디지털 필터(3)에서 각각 필터링되고, 상기 양자화 오류를 제거하기 위하여 가산기(4)에 의해 상기 제1 디지털 제어 루프(1)의 상기 양자화된 출력신호에 가산되며, 상기 가산기의 출력신호는 제2 워드 길이인 n 비트이고, 상기 회로의 양자화된 출력인 것을 특징으로 하는 양자화 및 양자화 잡음 필터링회로.
제1 항에 있어서,

각각의 상기 디지털 필터(3)는 고주파 통과 필터를 포함하는 것을 특징으로 하는 양자화 및 양자화 잡음 필터링회로.
제1 항 및 제2 항에 있어서,

각각의 상기 디지털 필터(3)는 두 개의 직렬 연결된 1차의 미분회로(30,31,32)를 포함하는 것을 특징으로 하는 양자화 및 양자화 잡음 필터링회로
제1 항 내지 제3 항에 있어서,

각각의 상기 양자화회로(12,22)는 상기 입력 신호를 낮은 차수의 비트로 절단하는 방법으로 양자화하는 것을 특징으로 하는 양자화 및 양자화 잡음 필터링회로.
제1 항 내지 제3 항에 있어서,

각각의 상기 양자화회로(12,22)는 상기 입력 신호를 반올림하는 방법으로 양자화하는 것을 특징으로 하는 양자화 및 양자화 잡음 필터링회로.
제1 항 내지 제5 항에 있어서,

각각의 상기 디지털 제어 루프(1,2)는 상기 양자화 회로(12,22)의 전단에 연결되는 제한 회로(11,21);

상기 양자화 오차 신호(71,72)를 필터링하기 위한 필터구조(13,14,15,16,23); 및

그것에 입력되는 신호와 상기 필터링된 양자화 오차 신호를 가산하는 가산회로(10,20)를 포함하는 것을 특징으로 하는 양자화 및 양자화 잡음 필터링회로.
제1 항 내지 제6 항에 있어서,

각각의 상기 디지털 제어 루프(1,2)는 안정성 문제를 피하기 위하여 2차이하인 것을 특징으로 하는 양자화 및 양자화 잡음 필터링회로.