KR940003018A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR940003018A
KR940003018A KR1019930013727A KR930013727A KR940003018A KR 940003018 A KR940003018 A KR 940003018A KR 1019930013727 A KR1019930013727 A KR 1019930013727A KR 930013727 A KR930013727 A KR 930013727A KR 940003018 A KR940003018 A KR 940003018A
Authority
KR
South Korea
Prior art keywords
region
semiconductor substrate
impurity
main surface
insulating film
Prior art date
Application number
KR1019930013727A
Other languages
English (en)
Inventor
요시키 오쿠무라
마사히코 다케우치
히데아키 아리마
Original Assignee
기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4195567A external-priority patent/JP2851753B2/ja
Application filed by 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 기타오카 다카시
Publication of KR940003018A publication Critical patent/KR940003018A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

레트로 그케이드웰 구조를 갖는 반도체장치에 있어서 기판 바이어스 효과의 증대를 억제한다.
실리콘기판(1)에 n웰(5)과 P웰(6)을 형성한다.
n웰(5)은 n형 불순물 농도피크(51), (52), (53a)와 P형 불순물농도피크(53b)틀 갖는다. p웰(6)은 P형 불순물 농도피크(61), (62), (63)을 갖는다 소자분리용의 채널스톱영역으로 작용하는 불순물농도 피크(51), (61)은 분리 산화막(2)의 하면 근방에만 존재하고, 소자형성영역에 연재하고 있지 않다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 제1의 실시예에 의한 CMOS형 반도체장치의 구조를 표시하는 부분단면도,
제2도는 이 발명의 제1의 실시예에 의한 p웰의 형성방법에서 제1공정을 표시하는 부분단면도,
제3도는 이 발명의 제1의 실시예에 의한 p웰의 형성방법에서 제2공정을 표시하는 부분단면도,
제4도는 이 발명의 제1의 실시예에 의한 p웰의 형성방법에서 제3공정을 표시하는 부분단면도,
제5도는 이 발명의 제1의 실시예에 의한 p웰의 형성방법에서 제4공정을 표시하는 부분단면도,
제6도는 이 발명에 제1의 실시예에 의한 p웰의 형성방법에서 제5공정을 표시하는 부분단면도.

Claims (5)

  1. 주표면을 갖는 반도체 기관과, 상기 반도체기판의 주표면에서 소자형성영역을 분리하도록 소자분리영역에 형성된 분리절연막과, 상기 반도체기판의 주표면내에 형성되고, 상기 반도체기관의 주표면으로부틴 깊이 방향에 따라 불순물 농도 분포를 갖는 웰영역을 구티하고, 상기 불순물농도 분포는 상기 소자분리 영역 내에서 상기 분리 절연막의 하면근방에만 조재하는 제1의 불순물농도 피크와, 상기 분리 절연막의 하면에서 떨어져있고 또 상기 반도테기판의 주표면에서 떨어진 위치에 상기 소자분리영역으로부터, 상기 소자형성영역가지 연재(延在)하는 제2의 불순물농도 피코와, 상기 소자형성 영역의 표면 근방에만 존재하는 제3의 불순물 농도 피크를 포함하는 반도체장치.
  2. 반도체기관의 주표면에서 소자 형성영역을 분리하도록 소자분리영역에 분리절연막을 형성하는 공정파, 상기 반도체기판의 주표면의 상방으로부터 선택적으로 상기 븐리절연막을 통해서 불순물을 상기 반도체 기판의 영역내에 도입함으로써, 상기 소자분리영역내에서 상기 분리 절연막의 하면 근방에만 제1의 불순물 농도 피크가 존재하도록 제1의 불순물 영역을 헝성하는 공정과, 상기 반도체기판의 주표면의 상방으로부터 불순물을 상기 반도체기판의 영역내에 도입함으로써, 상기 분리절연막의 하면에서 떨어지고, 또 상기 반도체 기판의 주표면에서 떨어진 위치에서 제2의 불순물 농도 피크가 상기 소자분자영역으로부터 상기 소자 형성영역가지 연재하도록 제2의 불순물영역을 형성하는 공정과, 상기 반도체 기판의 주표면의 상방으로부터 불순물을 선택적으로 상기 소자형성 영역내에 도입함으로써, 상기 소자형성영역의 표면 근방에 만 제3의 불순물 농도피크가 존재하도륵 제3의 불순물영역을 형성하는 공정을 구비한 반도체 장치의 제조방법.
  3. 반도체 기판의 주표면에서 소자형성영역을 분리하도록 소자분리영역에 분리절연막을 형성하는 공정과, 상기 반도체기판의 주표면의 상방으로부터, 불순물을 상기 반도체기판의 영역내에 도입함으로써, 상기 분리절연막의 하면근방에 제1의 불순물농도피크가 존재하는 제1외 불순물영역과, 상기 소자형성영역의 표면근방에 제3의 불순물농도 피크가 존재하는 제3의 불순물 영역을 동시에 형성하는 공정과, 상기 반도체 기판의 주표면의 상방으로부터 불순물을 상기 반도체기판의 영역내에 도입함으로써, 상기 분리 절연막의 하면에서 떨어지고, 또 상기 반도체기판의 주표면에서 떨어진 위치에서 제2의 불순물농도 피크가 상기 소자분리영역에서부터 상기 소자형성 영역까지 연재하도록 제2의 불순물영역을 헝성하는 공정을 구비한, 반도체 장치의 제조방법.
  4. 반도체기판의 주표면에서 소자형 성영역을 분리하도록 소자분리 영역에 분 리 절연막을 형성하는 공정과, 상기 반도체기판의 주표면의 상방으로부터 제1도전형의 불순물을 상기 반도체기판의 영역으로 도입함으로써, 상기 분리절연막의 하면 근방의 위치에서, 또 상기 반도체기판의 주표면에서 떨어진 제1의 위치에서 제1의 불순물 농도피크가 상기 소자분리 영역에서 부터 소자형성 영역까지 연재하도록 제 1의 불순물영역을 형성하는 공정과, 상기 반도체기판의 주표면의 상방으로부떠 제1도전형의 불순물을 상기 반도체기판의 영역내에 도입함으로써, 상기 불순물 절연막의 하면에서 떨어지고, 또 상기 반도체기판의 주표면으로부터 떨어진 상기 제1의 위치보다도 깊은 제2의 위치에서 제2의 불순물농도 피크가 상기 소자분리영역으로부터 상기 소자형성영역가지 연재하도록 제2의 불순물영역을 형성하는 공정과, 상기 반도체기판의 주표면의 상방으로부터 제2도전헝의 불순물을 선택적으로 상기 소자형성 영역내에 도입으로써, 상기 분리 절연막의 하면 근방에만 상기 제1의 불순물농도 피크가 존재하도록 상기 제1의 불순물영역을 잔존시키는 공정과, 상기 반도테기관의 주표면의 상방으로부터 제1도전헝의 불순물을 선택적으로 상기 소자형성영역내에 도입함으로써, 상기 소자 형성영역의 표면 근방에만 제3의 불순물 농도 피크가 존재하도록 제3의 불순물영역을 헝성하는 공정을 구비한 반도체장치의 제조방법.
  5. 반도체기판의 주표면에서 소자형성 영역을 분리하도록 소자분리 영역에 제 1의 두께를 갖는 제1의 분리 절연막을 형성하는 공정과 상기 반도체기판의 주표면의 상방으로부터 선택적으로 상기 제1의 분리 절연막을 통해서 불순물을 상기 반도체기판의 영역내에 도입함으로써, 상기 소자분리 영역내에서 상기 분리절연막의 하면근방에만 제1의 불순물농도 피크가 존재하도록 제1의 불순물영역을 형성하는 공정과, 상기 제1의 분리절연막에 처리를 함으로써 상기 제1의 두께보다도 두꺼운 제2의 두께를 갖는 제2의 분리절연막을 형성하는 공정과, 상기 반도체기판의 주표면의 상방으로부터 불순물을 상기 반도체기판의 영역내에 도입함으로써, 상기 분리절연막의 하면에서 분리되고, 다시 상기 반도체기판의 주표면으로부터 떨어진 위치에서 제2의 불순물 농도피크가 상기 소자분리 영역으로부터 상기 소자형성 영역가지 연재하도록 제2의 불순물영역을 형성하는 공정과, 상기 반도체기관의 주표면의 상방으로부터 불순물을 선택적으로 상기 소자형성 영역내에 도입함으로써, 상기 소자형성 영역의 표면근방에만 제3의불순물 농도피크가 존재하도록 제3의 블순물영역을 형성하는 공정을 구비한 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930013727A 1992-07-22 1993-07-20 반도체장치 및 그 제조방법 KR940003018A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-195567 1992-07-22
JP4195567A JP2851753B2 (ja) 1991-10-22 1992-07-22 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR2019970021310U Division KR200158788Y1 (ko) 1992-07-22 1997-08-01 반도체장치

Publications (1)

Publication Number Publication Date
KR940003018A true KR940003018A (ko) 1994-02-19

Family

ID=67142871

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019930013727A KR940003018A (ko) 1992-07-22 1993-07-20 반도체장치 및 그 제조방법
KR2019970021310U KR200158788Y1 (ko) 1992-07-22 1997-08-01 반도체장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR2019970021310U KR200158788Y1 (ko) 1992-07-22 1997-08-01 반도체장치

Country Status (1)

Country Link
KR (2) KR940003018A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583111B1 (ko) * 2000-09-16 2006-05-24 주식회사 하이닉스반도체 시모스(ｃｍｏｓ) 트랜지스터의 제조 방법

Also Published As

Publication number Publication date
KR200158788Y1 (ko) 1999-10-15
KR19990008351U (ko) 1999-03-05

Similar Documents

Publication Publication Date Title
KR920001753A (ko) 종형 mos 트랜지스터와 그 제조 방법
KR840005925A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR840008537A (ko) 반도체장치
KR910020842A (ko) Ldd형의 cmos장치 제조방법
KR930005257A (ko) 박막 전계효과 소자 및 그의 제조방법
KR930006972A (ko) 전계 효과 트랜지스터의 제조 방법
JP2018533851A5 (ko)
TW334590B (en) Semiconductor device and its manufacture
KR960026963A (ko) 반도체 장치와 그의 제조 방법
KR960002556A (ko) 반도체소자 및 그 제조방법
KR970013321A (ko) 반도체장치 및 그 제조방법
KR910019142A (ko) 반도체 디바이스용으로 제조되는 접점 구조물 및 이를 제조하는 방법
KR910003829A (ko) 고전압 반도체 장치 및 제조 과정
KR930005246A (ko) 반도체 장치 및 그 제조 방법
KR900017212A (ko) 반도체 장치의 제조방법
KR920022562A (ko) 반도체 집적 회로 제조방법
KR960015901A (ko) 바이폴라 트랜지스터, 바이폴라 트랜지스터가 있는 반도체 장치 및 그 제조방법
KR940003018A (ko) 반도체장치 및 그 제조방법
KR930009111A (ko) 바이폴라트랜지스터, Bi-CMOS 장치 및 그 제조방법
KR900015311A (ko) 반도체장치 및 그 제조방법
KR950034667A (ko) 반도체 소자 및 그 제조방법
KR960002889A (ko) 반도체 장치 및 그 제조방법
KR970008621A (ko) 반도체집적회로장치의 제조방법
KR930009127A (ko) Mos형 트랜지스터 반도체 장치 및 그 제조방법
KR920022563A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
WICV Withdrawal of application forming a basis of a converted application