KR940002597Y1 - 칩형 저항기 - Google Patents

Abstract

내용 없음.

Description

칩형 저항기

제 1 도는 종래 칩저항기의 부분 파단 사시도.

제 2 도 및 제 3 도는 본 고안에 의한 칩형 저항기의 실시예를 도시한 것으로, 제 2a 도는 본 고안에 의한 칩형 저항기의 부분 파단 사시도, 제 2b 도는 본 고안에 의한 칩형 저항기의 종단면도.

제 3 도는 칩형 저항기에 의한 네트워크 구성 예시도.

* 도면의 주요부분에 대한 부호의 설명

1 : 기판 2a : 내부단자

2b : 외부단자 7 : 접속공

본 고안은 칩형 저항기에 관한 것으로, 특히 면취부(면취부)가 가능함과 아울러 초소형화, 박형화에 적합하도록 한 칩형 저항기에 관한 것이다.

종래 칩저항기는 제 1 도에 도시한 바와 같이 절연성이 높은 고순도의 알루미나 기판(1')에 내부회로인 내부단자(2')가 도전성이 높은 은(Ag)나 파라듐/은(Pd/Ag)의 액상 페이스트를 스크린인쇄하고, 소성하여 형성시키고 내부단자(2') 양단에 RuO₂계 성분의 액상저항 페이스트가 연결되게 스크린 인쇄하고 고온으로 소성시켜 저항체(3')를 형성하여 소정의 저항치를 얻는 것이다.

또한 저항체 보호를 위한 액상유리질 성분의 페이스트로 스크린 인쇄하고 소성하여 보호막(4')을 저항체 상단부위에 전체적으로 형성시키고 내부단자(2')의 일측 부분에는 외부단자(6')인 수개의 핀(Pin) 형태의 금속성 압착단자가 각 내부단자(2') 부위 마다 각각 압착 삽입되어 납땜 형성시키고, 보호막(4')의 상부에는 저항 용량치 구분을 위한 저항용량표시(5')를 인자한다.

그러나 이러한 종래의 칩형 저항기는, 외부단자(6')가 핀형태로 되어 있기 때문에 제 3 도에서와 같이, 다양한 구성의 저항 네트워크를 구성함에 있어서 작업공정이 복잡하고, 수개의 압착 금속성 핀형 단자가 필요하므로 제조원가가 상승되며, 저항기 자체의 크기도 크게 될 뿐만 아니라 다수개가 연결설치되는 저항 네트워크의 크기가 매우 크게 되는 것이었다.

본 고안의 목적은 제조과정에서 작업공정이 간단하고 초소형화의 경박화 및 단소화하여 칩형 저항 네트워크를 구성하였을 때 완성된 칩형 저항 네트워크의 크기를 소형화할 수 있도록 한 칩형 저항기를 제공하려는 것이다.

이러한 본 고안의 목적은, 이하 본 고안에 의한 칩형 저항기를 첨부도면에 따라서 상세히 설명한다.

제 2a 도는 본 고안에 의한 칩형 저항기의 부분 파단 사시도이고, 제 2 도(b)는 그 종단면도이다.

기판(1)의 양단에 도전성 액상페이스트를 도포하고 이를 소성하여 다수개의 내부단자(2a)를 형성하고, 서로 마주보는 각 한쌍의 내부단자(2a)사이에는 액상 저항페이스트를 도포하고 이를 소성하여 저항체(3)를 형성하며, 각 내부단자(2a)의 외부에는 외부단자(2b)를 씌우고, 상기 기판(1)과 내부단자(2a) 및 외부단자(2b)를 관통하는 접속공(7)을 천공하며, 상기 기판(1)과 저항체(3)를 보호하기 위한 보호막(4)을 도포하고, 그 표면에 저항용량표시(5)를 인자하여서 된 것이다.

상기 기판(1)은 절연성이 높은 고순도의 알루미나 판재를 사용하며, 내부단자(2a)는 도전성이 높은 은(Ag)나 파라듐/은(Pd/Ag)의 액상 페이스트를 스크린인쇄하고 소성하여 형성하고, 상기 저항체(3)는 RuO₂계 성분의 액상저항 페이스트가 연결되게 스크린 인쇄하고 고온으로 소성시켜 저항체(3')를 형성하여 소정의 저항치를 가지도록 하는 것이다.

이와 같이 구성된 본 고안의 칩형 저항기는, 외부단자(2b)가 외부로 돌출연장되지 않고 내부단자(2a)의 표면을 감싸는 식으로 형성되어 있으므로 각 저항기 단위체의 크기가 실질적으로 소정 저항치를 얻기 위한 최소한의 폭으로 제작할 수 있어 소형, 박형화가 가능하게 된다.

또한 제 3 도와 같이, 다수개의 저항기를 접속하여 저항 네트워크를 구성함에 있어서도 기판(1)과 내부단자(2a) 및 외부단자(2b)를 관통하는 접속공(7)을 이용하여 납땜으로 연결할 수 있으므로 그 접속강도가 높고 작업공정이 간단하게 되며, 리플로 납땜시 저항기 단위칩이 이탈되어 회로결선의 결함이 발생되는 것을 방지할 수 있다.

또한 외부단자(2b)가 기판(1)의 측부로 부터 돌출되지 않고 거의 그 측면과 일치하는 정도로 형성도어 있으므로 각 저항기 단위계를 연결함에 있어서 서로 그 측면 끼리 밀착하게 되어 완성된 저항 네트워크의 크기가 소형화된다.

이상과 같이 본 고안에 의하면 칩형 저항기의 크기를 소형, 박형화할 수 있으며, 저항 네트워크를 구성함에 있어서도 네트워크를 소형화할 수 있고, 각 단위체 칩간의 접속등 작업공정이 간단하게 되며, 접착강도가 높고, 단위칩의 이탈과 회로결선의 결함을 방지할 수 있는 것이다.

Claims (1)

1. 기판(1)의 양단에 도전성 액상페이스트를 도포하고 이를 소성하여 다수개의 내부단자(2a)를 형성하고, 서로 마주보는 각 한쌍의 내부단자(2a)사이에는 액상 저항페잇트를 도포하고 이를 소성하여 저항체(3)를 형성하며, 상기 기판(1)과 저항체(3)를 보호하기 위한 보호막(4)을 도포하고, 그 표면에 저항용량표시(5)를 인자한 통상의 것에 있어서, 상기 각 내부단자(2a)의 외부에는 외부단자(2b)를 씌우고, 상기 기판(1)과 내부단자(2a) 및 외부단자(2b)를 관통하는 접속공(7)을 천공하여서 됨을 특징으로 하는 칩형 저항기.