KR0121647Y1 - Smd용 레지스터 어레이 - Google Patents
Smd용 레지스터 어레이Info
- Publication number
- KR0121647Y1 KR0121647Y1 KR2019910025265U KR910025265U KR0121647Y1 KR 0121647 Y1 KR0121647 Y1 KR 0121647Y1 KR 2019910025265 U KR2019910025265 U KR 2019910025265U KR 910025265 U KR910025265 U KR 910025265U KR 0121647 Y1 KR0121647 Y1 KR 0121647Y1
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic substrate
- smd
- resistor array
- pcb
- resistor
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Details Of Resistors (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
본고안은 SMD용 레지스터 어레이에 관한 기술로, PCB에 레지스터 어레이가 리드프레임이 없이 직접 솔더링에 의해 장착되는 SMD용 레지스터 어레이에 관해 기술된다.
Description
제1도는 종래의 SMD용 레지스터 어레이의 구성도.
제2도는 본고안에 따른 SMD용 레지스터 어레이의 평면도.
제3도 및 4도는 본고안의 사용상태도.
제5도는 고안의 실시예도.
*도면의 주요부분에 대한 부호의 설명
1:세라믹 기판 4a 내지 4d:리드프레임
5a 내지 5h:도전체 6a 내지 6f:저항체
8:PCB
본고안은 SMD(Surface Mounted Device)용 레지스터 어레이(Resister Array)에 관한 것으로, 특히 칩 레지스터의 단자가 외부회로와 직접연결되도록 구성한 SMD용 레지스터 어레이에 관한 것이다.
종래의 레지스터 어레이는 제1도에 도시된 바와 같이 세라믹기판(1)에 도전체를 예정된 영역(2a 내지 2d)에 프린트한 후 이들 도전체간에 저항(3a 및 3b)를 프린트하여 형성한다. 그 다음 상기 각 도전체의 일측부에 리드프레임(4a 내지 4d)를 부착하여 레지스터 어레이가 형성되는데, 상기 리드프레임(4a 내지 4d)이 회로가 형성될 PCB(도시안됨)에 장착되게 된다.
이러한 종래의 레지스터 어레이는 세라믹 기판에 리드프레임이 부착되어야 하므로 제조비용이 많이 들고 또한 이 리드프레임을 PCB상에 장착하기 위해선 PCB에 리드프레임 수납용 관통홀이 형성되어야 하므로 PCB 장차공정이 번거롭다.
따라서 본 고안은 세라믹 기판의 최하단에 도전체를 프린트하고 이 도전체에 칩저항이 장착되게 하여, 세라믹 기판의 최하단의 도전체가 PCB상에 솔더링에 의해 장착될 수 있게 하므로서 상기한 단점이 해소될 수 있는 SMD용 레지스터 어레이를 제공하는데 그 목적이 있다.
이하, 첨부된 도면을 참조하여 본고안을 상세히 설명하기로 한다.
제2도는 본고안에 따른 SMD용 레지스터 어레이의 평면도로서,
세라믹 기판(1)상의 예정된 영역에 도전체(5a 내지 5h)가 프린트되는데, 도전체(5d,5e,5f,6g,6h)는 상기 세라믹 기판(1)의 최하부와 연접되도록 프린트된다. 그다음 도전체(5a 및 5b)간에 저항체 (6a)를 프린트하고, 도전체(5b 및 5d)간에 저항체 (6c)를 프린트하는데, 잔여저항체(6b,6d,6e,6f) 또한 동일한 방법으로 예정된 영역에 프린트된다. 이와 같이 형성된 레지스터 어레이는 PCB(도시안됨)상의 예정된 영역에 상기 도전체(5d 내지 5h)가 하부를 향하도록 세워진 다음 솔더링 공정에 의해 PCB 상에 장착되게 된다.
제3도 및 제4도는 본고안의 사용상태로서,
제3도는 예를들어 한개의 저항체(7)가 형성된 세라믹 기판(1)이 PCB(8)상에 올려진후 납땜(10)에 의해 도전체(14)와 고정된 상태를 도시하며,
제4도는 직렬접속된 저항체(11 및 12)를 제3도와 동일한 방법으로 PCB(8)상에 장착시킨 상태를 도시한다.
제5도는 본고안의 실시예로서,
세라믹 기판(1)의 한면에는 저항체(R)를 다른면에는 캐패시터소자(C)를 형성한 후 상기 제3 및 4도에서 실시한 방법과 동일하게 PCB(8)상에 장치시킨 상태의 정면도를 도시한다.
상술한 바와 같이 본고안에 의하면 종래의 레지스터 어레이에서 필수구성요소인 리드프레임이 필요치 않으므로 공간의 축소는 물론 제조가격이 저렴한 레지스터 어레이를 제공할 수 있다.
Claims (2)
- 세라믹 기판(1)에 도전체를 예정된 영역에 프린트하고, 이 도전체간에 저항을 프린트한 다음 리드프레임을 부착하여 형성되는 레지스터 어레이에 있어서, 상기 세라믹 기판(1)의 예정된 영역에 상기 도전체를 프린트하되 PCB(8)에 납땜으로 고착할 수 있도록 세라믹 기판(1)의 최하단부와 연접하여 도전체가 형성되도록 하는 것을 특징으로 하는 SMD용 레지스터 어레이.
- 제1항에 있어서, 상기 세라믹 기판(1)의 한면에는 저항소자(R)가, 다른면에는 캐패시터 소자가 형성되는 것을 특징으로 하는 SMD용 레지스터 어레이.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910025265U KR0121647Y1 (ko) | 1991-12-31 | 1991-12-31 | Smd용 레지스터 어레이 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019910025265U KR0121647Y1 (ko) | 1991-12-31 | 1991-12-31 | Smd용 레지스터 어레이 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930016246U KR930016246U (ko) | 1993-07-28 |
| KR0121647Y1 true KR0121647Y1 (ko) | 1998-07-15 |
Family
ID=19326783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019910025265U KR0121647Y1 (ko) | 1991-12-31 | 1991-12-31 | Smd용 레지스터 어레이 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0121647Y1 (ko) |
-
1991
- 1991-12-31 KR KR2019910025265U patent/KR0121647Y1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930016246U (ko) | 1993-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR840000080A (ko) | 혼성집적회로부품 및 그 부착방법 | |
| JPH0331046Y2 (ko) | ||
| GB2237691A (en) | Semiconductor device and wiring board module | |
| KR0121647Y1 (ko) | Smd용 레지스터 어레이 | |
| JP2544976B2 (ja) | 半導体集積回路モジュ―ル | |
| JP2512828B2 (ja) | チップ部品の実装方法 | |
| JP2570336B2 (ja) | ハイブリッド集積回路装置 | |
| KR950035544A (ko) | 회로 모듈 제조방법 | |
| JPH0737337Y2 (ja) | 回路部品 | |
| JPH0541128U (ja) | 表面実装型並列接続キヤツプ | |
| KR19980067182U (ko) | 인쇄회로기판 | |
| JPS598370Y2 (ja) | 電気回路ユニツト | |
| KR940002597Y1 (ko) | 칩형 저항기 | |
| KR940008183B1 (ko) | Smd형 캐패시터 네트워크 제조방법 | |
| KR100237556B1 (ko) | Fet장착홈을 갖는 스크린프린트 저항으로 제작된 초전형 적외선 센서소자 | |
| JPH0458189B2 (ko) | ||
| JPS5841641B2 (ja) | 抵抗体 | |
| JP2969977B2 (ja) | 多連チップ部品 | |
| JPH05102626A (ja) | プリント基板 | |
| KR0130923Y1 (ko) | 원칩화된 t형 가변 감쇠기 | |
| JPH02239577A (ja) | 表面実装用混成集積回路 | |
| KR890015502A (ko) | 튜너의 제조방법 | |
| JPH0766074A (ja) | 表面実装部品 | |
| KR940004113Y1 (ko) | 표면실장형 캐패시터 어레이 | |
| JPH0726861Y2 (ja) | 混成集積回路基板モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| REGI | Registration of establishment | ||
| FPAY | Annual fee payment |
Payment date: 20050318 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |