KR940001375A - 반도체 소자의 금속 배선 형성방법 - Google Patents
반도체 소자의 금속 배선 형성방법 Download PDFInfo
- Publication number
- KR940001375A KR940001375A KR1019920011389A KR920011389A KR940001375A KR 940001375 A KR940001375 A KR 940001375A KR 1019920011389 A KR1019920011389 A KR 1019920011389A KR 920011389 A KR920011389 A KR 920011389A KR 940001375 A KR940001375 A KR 940001375A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- forming
- insulating film
- photosensitive film
- semiconductor substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 호로의 ㄱ므속 도선 형성 방법에 관한 것이다.
반도체 기판(1), 소자분리절연막(6), 층간도선(7), 평탄화를 위한 절연막(2), 상기 절연막(2)상에 감광막(3)을 갖고 있는 반도체 회로의 금속도선 형성 방법에 있어서, 상기 감광막(3)으로 상기 반도체 기판(1)과 상기 충간도선(7)에 콘택홀을 형성하는 제1단계, 상기 제1단계 후에 증착시킬 금속 반응원으로 이온주입부(4)를 형성하고 상기 감광막(3)을 제거하는 제2단계, 및 상기 제2단계 후에 환원반응을 이용하여 금속(5)을 증착시키는 제3단계을 구비한 것을 특징으로 하는 반도체 소자의 금속배선 형성 방법에 관한 것이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 일실시예인 금속 증착 공정도,
제4도는 본 발명에 따른 다른 실시예인 다층 금속 배선도.
Claims (4)
- 반도체 기판(1), 소자분리절연막(6), 층간도선(7), 평탄화를 위한 절연막(2), 상기 절연막(2)상에 감광막(3)을 갖고 있는 반도체 소자의 금속배선 형성 방법에 있어서, 상기 감광막(3)으로 상기 반도체 기판(1)과 상기 층간도선(7)에 콘택홀을 형성하는 제1단계, 상기 제1단계 후에 증착시킬 금속의 반응원(Seed)으로 이온주입부(4)를 형성하고 상기 감광막(3)을 제거하는 제2단계, 및 상기 제2단계 후에 환원반응을 이용하여 금속(5)을 증착시키는 제3단계를 구비한 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
- 제1항에 있어서, 상기 제2단계의 이온 주입부(4)는 실리콘층화 또는 텅스텐층화중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
- 다층 배선을 갖는 반도체 소자의 금속 배선 형성 방법에 있어서, 콘택을 이룰 반도체 기판(1)상에 절연막(2), 감광막(3)을 차례로 증착하고 금속배선을 마스크 패턴하여 상기 감광막(3)을 예정된 크기로 식각한 다음에 상기 절연막(2)을 식각하여 콘택홀을 형성하는 제1단계, 상기 제1단계 후에 증착시킬 금속의 반응원 이온을 주입하여 이온주입부(4)를 형성하는 제2단계, 상기 제2공정 후에 환원반응을 통하여 금속(5)을 증착하는 제3단계, 및 상기 제3단계 후에 상기 반도체 기판(1)과의 콘택을 이룬 것과 동일하게 상기 금속(5)에 동일한 금속(5')으로 콘택을 이루어 다층 구조의 배선을 이루는 것을 특징으로 하는 반도체소자의 금속 배선 형성 방법.
- 제5항에 있어서, 상기 금속(5,5')은 텅스텐인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920011389A KR950002955B1 (ko) | 1992-06-27 | 1992-06-27 | 반도체 소자의 금속 배선 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920011389A KR950002955B1 (ko) | 1992-06-27 | 1992-06-27 | 반도체 소자의 금속 배선 형성방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940001375A true KR940001375A (ko) | 1994-01-11 |
KR950002955B1 KR950002955B1 (ko) | 1995-03-28 |
Family
ID=19335454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920011389A KR950002955B1 (ko) | 1992-06-27 | 1992-06-27 | 반도체 소자의 금속 배선 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950002955B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100410811B1 (ko) * | 1996-06-21 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체장치의다층금속배선형성방법 |
-
1992
- 1992-06-27 KR KR1019920011389A patent/KR950002955B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100410811B1 (ko) * | 1996-06-21 | 2004-03-30 | 주식회사 하이닉스반도체 | 반도체장치의다층금속배선형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR950002955B1 (ko) | 1995-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR850008044A (ko) | 반도체 디바이스 제조공정 | |
KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
KR950021084A (ko) | 금속선과 콘택 플러그의 동시 형성방법 | |
KR930009023A (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법 | |
US5686358A (en) | Method for forming a plug in a semiconductor device | |
KR940001375A (ko) | 반도체 소자의 금속 배선 형성방법 | |
KR950025908A (ko) | 반도체소자 제조방법 | |
JPS57145340A (en) | Manufacture of semiconductor device | |
KR100396693B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100336654B1 (ko) | 반도체 소자의 적층 비아홀 형성방법 | |
KR960042957A (ko) | 반도체 소자의 확산방지층 형성방법 | |
KR19990011236A (ko) | 반도체장치의 다층배선 형성방법 | |
KR100444610B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
KR970053546A (ko) | 반도체 장치의 금속 배선 형성 방법 | |
KR920010759A (ko) | 저 저항 접점을 제조하는 방법 | |
KR940001279A (ko) | 반도체의 금속배선 형성방법 | |
KR970052309A (ko) | 반도체 소자의 금속배선 제조방법 | |
KR970052196A (ko) | 반도체소자 제조방법 | |
KR20030002522A (ko) | 금속 배선 형성 방법 | |
KR970053522A (ko) | 반도체 장치의 다층배선 형성방법 | |
KR970013212A (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
KR970052941A (ko) | 반도체 소자의 금속배선방법 | |
KR970054004A (ko) | 반도체장치의 비트라인 형성방법 | |
KR960002681A (ko) | 다층 금속배선 형성방법 | |
KR970052537A (ko) | 반도체장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |