KR940001284A - 반도체소자의 콘택제조방법 - Google Patents
반도체소자의 콘택제조방법 Download PDFInfo
- Publication number
- KR940001284A KR940001284A KR1019920011258A KR920011258A KR940001284A KR 940001284 A KR940001284 A KR 940001284A KR 1019920011258 A KR1019920011258 A KR 1019920011258A KR 920011258 A KR920011258 A KR 920011258A KR 940001284 A KR940001284 A KR 940001284A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- forming
- semiconductor device
- polysilicon
- depositing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 229920005591 polysilicon Polymers 0.000 claims abstract description 9
- 125000006850 spacer group Chemical group 0.000 claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract 5
- 238000000034 method Methods 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 5
- 239000000779 smoke Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체소자의 콘택제조방법에서 폴리실리콘 상부에 산화물 스페이서를 형성함으로써, 하부에 폴리실리콘을 식각할 때 측면이 수직인 폴리실리콘이 형성되어, 콘택식각시 장벽(Barrier)로 사용되어, CD(Critical Dimension) 손실을 줄일 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2a도 내지 2c도는 본발명에 따른 반도체소자의 콘택제조 공정순서도로서,
제2a도는 반도체기판 상부에 필드 산화막, 워드라인, 절연막, 폴리실리콘, 절연막 및 포토레지스트층을 순차적으로 형성하는 단계를 나타내는 반도체 소자의 단면도.
제2b도는 제2a도의 공정후, 폴리실리콘 상부의 절연막 측벽에 스페이서를 형성하는 단계를 나타내는 반도체소자의 단면도.
제2c도는 제2b도의 공정후, 절연막 측벽의 스페이서를 마스크로 하여 하부의 폴리실리콘 및 절연막을 식각하고, 상부의 절연막을 제거하여, 콘택홀을 제조하는 단계를 나타내는 반도체소자의 단면도.
Claims (1)
- 반도체소자의 콘택제조방법에 있어서, 반도체기판(1)을 형성하는 단계와, 상기 반도체기판(1) 소정부분에 필드 산화막(3)을 형성하는 단계와, 상기 반도체기판(1) 상부에 워드라인(5)을 형성하는 단계와, 상기 워드라인(5) 상부에 절연막(7)을 증착하고, 그 상부에 다시 절연막(9)을 증착하여, 상부를 평탄화시키는 단계와, 상기 평탄화된 절연막(9) 상부에 폴리실리콘(11)을 증착하는 단계와, 상기 폴리실리콘(11) 상부에 절연막(12)을 증착하는 단계와, 상기 절연막(12) 상부에 포토레지스트층(13)을 도포하여 마스크를 형성하는 단계와, 상기 마스크를 이용하여 하부의 절연막(12)을 부분식각한후 스페이서 산화물을 증착시키고 스페이서 산화물의 소정부분을 식각하여, 스페이서(15)를 형성하는 단계와, 상기 스페이서(15)를 마스크로 하여 하부의 폴리실리콘(11)과 절연막(7) 및 절연막(9)의 소정부분을 식각하여 콘택(17)을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 콘택제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011258A KR100243333B1 (ko) | 1992-06-26 | 1992-06-26 | 반도체소자의 콘택제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920011258A KR100243333B1 (ko) | 1992-06-26 | 1992-06-26 | 반도체소자의 콘택제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940001284A true KR940001284A (ko) | 1994-01-11 |
| KR100243333B1 KR100243333B1 (ko) | 2000-03-02 |
Family
ID=19335342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920011258A KR100243333B1 (ko) | 1992-06-26 | 1992-06-26 | 반도체소자의 콘택제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100243333B1 (ko) |
-
1992
- 1992-06-26 KR KR1019920011258A patent/KR100243333B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100243333B1 (ko) | 2000-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920022525A (ko) | 디램셀의 캐패시터 제조 방법 및 그 구조 | |
| KR950001901A (ko) | 콘택홀 제조방법 | |
| KR910013505A (ko) | 반도체 메모리의 제조방법 | |
| KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
| KR940001284A (ko) | 반도체소자의 콘택제조방법 | |
| KR950021107A (ko) | 콘택홀 형성방법 | |
| KR940008072A (ko) | 반도체 소자의 고축적 용량을 갖는 캐패시터 제조 방법 | |
| KR970030777A (ko) | 반도체 장치의 캐패시터 제조방법 | |
| KR970072418A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR940010343A (ko) | 반도체 장치의 저장 노드 전극 제조 방법 | |
| KR970030817A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970024210A (ko) | 반도체 소자의 디램 제조방법 | |
| KR970003466A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR940001285A (ko) | 반도체소자의 콘택제조방법 | |
| KR940016878A (ko) | 반도체 소자의 자기정렬콘택 형성방법 | |
| KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR970013348A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR970024226A (ko) | 반도체 메모리소자의 스토리지 전극 형성방법 | |
| KR950021548A (ko) | 반도체 메모리장치의 커패시터 및 이의 제조방법 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101025 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |