KR940000908B1 - 반도체 웨이퍼의 단계피복 및 평면화향상을 위한 용착장치 및 방법 - Google Patents

반도체 웨이퍼의 단계피복 및 평면화향상을 위한 용착장치 및 방법 Download PDF

Info

Publication number
KR940000908B1
KR940000908B1 KR1019900021708A KR900021708A KR940000908B1 KR 940000908 B1 KR940000908 B1 KR 940000908B1 KR 1019900021708 A KR1019900021708 A KR 1019900021708A KR 900021708 A KR900021708 A KR 900021708A KR 940000908 B1 KR940000908 B1 KR 940000908B1
Authority
KR
South Korea
Prior art keywords
welding
substrate
molecules
layer
electrode
Prior art date
Application number
KR1019900021708A
Other languages
English (en)
Other versions
KR910013446A (ko
Inventor
쥬니어 로렌스 티. 라몬트
Original Assignee
머신 테크놀로지, 인코오포레이티드
게리 힐만
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 머신 테크놀로지, 인코오포레이티드, 게리 힐만 filed Critical 머신 테크놀로지, 인코오포레이티드
Publication of KR910013446A publication Critical patent/KR910013446A/ko
Application granted granted Critical
Publication of KR940000908B1 publication Critical patent/KR940000908B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32321—Discharge generated by other radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

내용 없음.

Description

반도체 웨이퍼의 단계피복 및 평면화향상을 위한 용착장치 및 방법
제1도는 본 발명의 일실시예에 따른 장치의 개략도.
제2도는 향상된 단계 피복을 제공하다록 본 발명에 따라 처리하는 경우의 반도체 웨이퍼의 일부분의 스케일을 확대 묘사한 개략도.
제3도는 본 발명에 따른 중심원자 또는 분자의 에너지에 의한 충격으로 흡착원자가 가동하는 상태를 확대묘사한 개략도.
제4도는 향상된 평면화를 제공하도록 본 발명에 따른 처리를 하는 경우의 반도체 웨이퍼의 일부분의 스케일을 확대묘사한 개략도.
제5도는 본 발명의 실실시예에 따른 환형 세그먼트의 성질을 가진 반사기 전극의 배열에 대한 하부 평면도.
제6도는 본 발명의 다른 실시예에 따른 병렬 평면내에 포함된 환형링과 유사한 각기 다른 사이즈의 한쌍의 반사기 전극의 배열에 대한 사시도.
제7도는 본 발명의 다른 실시예에 따른 병렬 평면내에 포함되고, 다른 사이지의 링에 배열된 환형 세그먼트의 유사한 복수의 반사기 전극의 배열에 대한 사시도.
제8도는 본 발명의 일실시예 따른 이동형 테이블에 의해 하부에 놓여 기재된 반도체 웨이퍼와 관련하여 도시된 타원형상의 복수의 반사기 전극 배열에 대한 사시도.
제9도는 본 발명의 다른 실시예에 따른 회전형 테이블에 의해 하부에 놓여 지지된 반도체 웨이퍼와 관련하여 도시된 타원형상의 복수의 반사기 전극 배열에 대한 사시도.
제10도는 본 발명의 다른 실시예에 따른 회전형 드럼에 의해 하부에 놓여 지지된 반도체 웨이퍼와 관련하여 도시된 타원형상의 복수의 반사기 전극 배열에 대한 사시도.
제11도는 본 발명의 일시시예에 따른 자기 인핸스먼트를 가지는 반사기 전극의 구성을 도시한 부분단면도.
제12도는 본 발명의 다른 실시예에 따른 자기 인핸스먼트를 가지는 반사기 전극의 구성을 도시한 부분 단면도.
제13도는 본 발명의 다른 실시예에 따른 자기 인핸스먼트를 가지는 반사기 전극의 구성을 도시한 부분 단면상세도.
제14도는 반사기 전극을 포함하는 모듈러 서브 어셈블리를 수용하기 위한 봄 발명의 일시시예에 따른 장치의 개략도.
제15도는 이론 및 실험을 기본으로 한 접촉홀의 평면피복을 도시한 그래프.
* 도면의 주요부분에 대한 부호의 설명
102 : 챔버 104 : 용착소오스
106 : 전원 108 : 반도체 웨이퍼
109 : 척 110 : 중심축
112 : 구동어셈블리 114 : 스퍼터 소오스
115 : 부식면 118 : 콜렉터전극
본 발명은 반도체 웨어퍼와 같은 기판면상에 임의의 물질층을 용착하기 위한 장치 및 방법에 관한 것으로, 특히 상기 기판면상의 상기 물질층의 평면화 및/또는 가혹한 위치적 조건의 구조물 즉, 접촉홀의 단계 피복을 향상시키는 것에 관한 것이며, 이러한 본 발명은 마이크로 전자장치의 제조에 특히 유용하다.
마이크로 전자장치는 보통 마이크로 전자소자 및 그러한 소자를 피복하는 평면 절연물질층을 포함한 층구조의 구조물과 겹합된다. 그러한 장치의 제조에 있어서, 절연물질층에는 소형 홀이 있으며, 상기 마이크로 전자 소자와 접촉하기 위해 홀내로 뻗어 있는 금속층의 상기 절연층 상부에 용착된다. 그러면 금속층은 여러 가지 전자소자로 연장하는 각각의 리드선을 형성하도록 예치된다. 통상, 금속은 증발, 가스상태 반응처리, 또는 스퍼터링(가장 양호)등에 의해 절연층상에서 가스상태로부터 용착된다.
스퍼터링에 있어서, 코팅될 기판상에서 용착되어, 소망한 표면층을 형성한다. ″흡착원자(adatom)″인 스퍼터 소오스(sputer source)의 원자를 이동시키도록 그 스퍼터 소오스 즉 ″타켓(target)″과 반대쪽으로 이온이 추출된다. 일반적으로 이러한 프로세스는 매우 낮은 준대기 압에서 플라즈마 또는 가스이온 혼합물 및 자유전자를 발생시키고, 전계의 영향하에 상기 스퍼터 소오스를 향해 상기 이온을 지향시킴으로써 행해진다. 전계는 통상 네가티브 DC 전압 또는 무선 주파수(″RF″) 여자 신호를 스퍼터 소오스에 인가시킴으로써 발생된다. RF 여자신호가 스퍼터 소오스에 인가되면 스퍼터 소오스는 음으로 충전되는데, 이는 플라지마와 스퍼터 소오스사이의 인터페이스가 정류기로서 작용하기 때문이다. RF 스퍼터링은 13.56MHz, 소의 ″ISM″ 주파수 및 그 이상의 ISM 주파수에서 RF 여자신호로서 거의 통일적으로 행해진다. 용착장치로부터의 공전 RF 방사의 관리조정은 다른 주파수보다 ISM(산업, 과학 및 의료)주파수에서 보다 용이하다.
용착된 금속은 접촉벽 및 바닥을 적절히 피복하지 못하며, 평면화가 행해진 경우는 절연층내에서 상기 홀을 완전히 충진하지 못하므로써 프로세스 완료된 전자장치내에서 신뢰성 있는 전도통로를 제공하지 못한다. 홀의 전표면 영역이 절연층 상부면의 평면내에 있는 홀의 개구 영역 보다 때문에, 표면영역의 단위당 홀내에 용착된 물질의 평균량은 상기 상부면상에 용착된 것 이하가 된다. 또한, 개구와 그 근접한 물질은 홀벽의 감은 부분을 마스킹 하는 성향이 있어 벽의 피복을 불량하게 하여 용착된 물질내에는 기공과 언더 컷(under cut)이형성된다. 전자 소자와 접촉하기 위해 홀로 연장하는 금속의 전기 저항이 가능한한 낮아야 하는 것은 장치 성능상의 필요사항이다. 따라서, 이러한 접촉홀내의 양호한 물리적 피복이외에, 용착된 물질의 저항성(필름의 이송특성)이 지속되어야 한다.
절연층으로부터 떨어진 금속층의 상부면은 평면화의 경우에서와 같이 절연층내의 원래의 홀살부에 놓이는 영역에서 요철부 또는 침하부를 가진다. 다른 층에서보다 심한 요철부를 생성하는 성향을 갖는 그러한 요철부는 장치의 제조시 금속층상에 용착된다. 상이한 용착에 의해 발생된 기공 또는 언더컷은 이후의 제조단계에서 프로세싱 문제를 낳는다. 홀과 관련하여 일어나는 문제와 유사한 부적당한 벽피복, 불완전한 충진 및 요철 상부면 구성등의 문제는 가스상태의 용착층에 의해 피복될 층내의 홀등과 같은 다른 비평면 모양의 경우에 발생한다.
이러한 문제는 마이크로 전자소자 제조 및 설계의 다른 영역에 있어 지속적인 진보에 민감한 영향을 미친다. 이러한 모든 문제는 홀 및 홈등의 특징부 사이즈가 감소하고, 층분포에 있어 그 제한이 증가함에 따라 즉, 피복될 기판층내의 홀, 홈 및 그와 유사한 것의 벽이 기판층의 평면에 수직으로 됨에 따라 악화 된다. 그러나 반도체 장치를 더욱 소형화 하기 위해서는 점진적으로 소형의 홀 및 홈등을 사용하는 것을 필요로 하고, 또한 엄격한 층분포 상태를 필요로 하고 있다. 따라서, 전술한 문제는 마이크로 전자공학, 특히 초대 규모 집적회로분야의 진보에 있어서 커다란 장애가 되고 있다.
따라서, 기술적으로 접촉홀 및 다른 요청 상부면 구성의 단계 피복을 향상시키고 용착된 층을 평면화 시킬 수 있는 프로세스 즉 층으로 하여금 보다 완전하게 홈을 충진시키며 하부 기판층내의 침하부를 보다 완전하게 충진시켜서 용착층상에서 보다 양호한 상부면을 제공하는 것을 추가하고 있다. 용착 금속 또는 다른 층을 간단히 용융시킴으로써 평면화가 달성될 수 있는 것을 공지돼 있다. 예들들면, 스퍼터링 프로세스에 있어서, 스퍼터 물질의 흡착원자가 용착층과 합체됨에 다라 금속 또는 다른 스퍼터 용착층에 에너지가 양호하게 전달될 수 있다. 이러한 에너지의 주요 부분은 통상 열로 변환된다. 전체층의 온도는 스퍼터 물질의 응결온도를 상회하여서 물질의 대부분이 흐르게 된다. 그러한 대부분의 유동은 홀을 효과적으로 충진시켜서 스퍼터 용착층상에 평탄한 상면을 제공한다. 그러나, 합금층으로부터의 소자의 분리, 상기 층내의 금속입자의 성장 하부에 놓이는 전자소자 및 그 유사의 것에 대한 열손상 등의 예기치 않은 영향이 대부분의 반도체 활용에 있어서 바람직하지 않은 용융을 발생한다.
지금까지 제안된 다른 방식은 스퍼터링 포르세스에 있어서 용착층의 이온충격 및/또는 ″리스퍼터링(resputtering)″에 따른다. 따라서, 전기-화학 학회지 전 132 제6권 pp1466-1472(1985)에 개시된 Homma씨등의 RF 바이어스에 따른 RF/DC 스퍼터링에 의한 알루미늄의 평면용착(Planar Depostion of Aluminum by RF/DC Sputtering with RF Bias)방법에 의해 RF 여자신호가 스퍼터링에 의한 알루미늄층의 용착동안 타겟 또는 스퍼터 소오스뿐만 아니라 기판에도 가해진다. 통상의 스퍼터링과 같이, RF 여자신호는 약 13.56MHz에서 리스퍼터링시에 가해진다. 효과적으로, 기판표면상에서 용착된 금속층은 다른 스퍼터 소오스 또는 타겟이 된다. 플라즈마로부터의 이온은 상기 층상에 충격을 주어 층상부면으로부터 용착 금속의 원자를 이동시킨다. 이동된 물질의 약간은 홀 또는 다른 표면요철부를 충진시키는 성향 및 용착층상의 하부 스포트에 충진되는 성향을 갖는다.
상기 용융절차의 역효과중 일부는 리스퍼터링에 의해서 방지 또는 경감된다. 그러나, 리스퍼터링 효과는 금속용착효과를 현저히 저하시킨다. 따라서, 얼마의 금속이 기본적인 스퍼터링 프로세스에 의해서 층내에 용착되는 반면, 그 얼마는 리스퍼터링 프로세스에 의해서 제거된다. 양호한 기판층 분포상태와 그 기판층의 바람직한 평면화를 이루기 위해서는 약 50 내기 70%의 리스퍼터링속도가 요구된다. 소정의 시간내에서 용착된 근속의 50% 내기 70%는 전술한 다른 방식으로 리스퍼터링에 의해서 손실된다. 따라서, 용착의 순수 속도가 현저히 감소되어 스퍼터링 장치의 생산성은 급격히 줄어든다. 더욱이 층에 충격을 주는 이온은 그 층을 가열시키는 성향을 갖는다. 층에 가해진 전체 열을 경계내로 유지하여 그 층을 용융시키는 것을 방지하도록 스퍼터 흡착원자에 의해 공급된 열입력은 그에 대한 보상을 위해 감소되어야 한다. 그러므로, 기본적으로 스퍼터링 속도 자체는 리스퍼터링이 없이 사용된 것 이하이어야 한다. 이러한 요인은 리스퍼터링에 손실과 결합되어 리스퍼터링이 없이 달성할 수 있는 것의 약 10% 또는 그 이하의 정미의 욕착 속도를 유발한다. 전술한 다른 방식의 처리시간과 그 처리 비용은 이러한 RF리스퍼터링 방식으로 한층 증가된다.
다른 방식으로는 J. Vac. Sci Techno. A, 전 7, 제3권 pp.457-460에서 Skelly씨등이 교시하고 있는 기판에 DC 바이어스를 가하고 있는 방법을 들 수 있는데, 이때 기판은 스퍼터링 프로세스에 있어서 플라즈마와 근접하여 위치한다. DC 바이어스에 의해서 플라즈마로부터의 이온에 의해 층에 충격이 가해진다. 이것은 어느 정도의 평면화를 도모할 수 있다. 그러나, 그러한 평면화 효과는 주로 상당한 기간동안 프로세스가 가동된 후에 발생함으로써 그러한 효과가 프로세스동안 층내에서 발생된 열에 의해 부분적으로 야기된 것을 나타낸다. 그러므로, DC 바이어스 프로세스는 가열을 표함하고, 층물질의 대부분의 용융을 초래하여 상술한 간단한 용융 프로세스와 관련한 결점을 분할하는 것을 알 수 있다. DC 바이어스에 의한 단위 영역당 충격이온수 또는 이온자속을 공간 전하에 의해 필요하게 제한됨으로써 프로세스의 효율을 손상시킨다. 더욱이 DC 바이어스 프로세스는 또한 리스퍼터링을 유도하는데 그것은 약 10 내지 30%와 리스퍼터링 속도를 갖는다. 따라서, DC 바이어스 프로세스는 스퍼터링작업의 생산성을 감소시켜 그 비용을 증가시킨다.
전술한 결점을 해소하는 다른 방식으로 층의 평면화와 관련하여서는 미합중국 특허 제4,756,810호와 단계 피복을 향상시키는 것과 관련하여서는 미합중국 특허 제4,664,935호의 개시를 예로 들 수 있다. 평면화와 관련하여, 알루미늄 합금같은 물질층이 반도체 웨이퍼와 같은 기판의 표면상에 스퍼터링에 의해서 양호하게 용착된다. 그러한 용축 물질은 이온과 층의 충격에 의해 재분배된다. 이온충격은 5KHz 내지 1MHz의 저주파 RF 여자신호를 기판에 인가함으로써 유도된다. 단계피복과 관련하여 용착소오스 및 반도체 웨이퍼는 진공상태에서 정상 동작하는 프로세스 챔버내에 위치한다. 용착소오스는 자체 쉐도잉의 감소 또는 실질적인 제거를 만족시키도록 반도체 웨이퍼의 필름 수용면과 관련하여 임의의 각도로 지향된 방사면을 갖는다. 상기 각도는 10。 내지 45。의 범위에 있다. 상기를 더욱 효과적으로 하기 위해서, 반도체 웨이퍼 및 용착소오스는 서로 회전하는 반면, 반도체 웨이퍼의 표면은 수직방향으로 지속되있다. 전술한 방법에 의해서 상기 결점을 해소할 수 있지만, 개선된 단계 피복, 평면화 프로세스 및 장치등의 층용착에 있어서 개선의 여지가 아직 상존한다.
본 발명의 일실시예에 따라서, 기판의 표면상에 임의 물질층을 용착하기 위한 장치가 개시되는데, 그러한 장치는 기판상에 상기 물질층을 형성하기 위해, 가스상태로보터 기판의 표면상에 상기 물질을 용착하기 위한 용착 수단을 포함하며, 또한 가스상태 부분으로부터 중성원자 또는 분자를 생성하기 위한 생성수단 및 상기 중성원자 또는 분자의 부식으로 기판상에 용착된 물질을 가동시키도록 상기 기판의 표면상에 임의의 각도로 상기 중성원자 또는 분자를 발생시키기 위한 수단을 포함한다.
본 발명의 다른 실시예에 따르면, 기판의 표면상에 임의의 물질층을 용착시키기 위한 방법이 게시되는데, 그러한 방법은 기판상에 상기 물질층을 형성하도록 가스상태로부터 그 기판의 표면에 물질을 용착하는 단계를 포함하며, 또한, 가스상태의 부분으로부터 중성원자 또는 분자를 생성하는 단계, 상기 중성원자 또는 분자의 부식으로 물질을 가동시키도록 상기 기판의 표면에 임의의 각도로 상기 원자 또는 분자를 반사시키는 단계를 포함한다.
이하 본 발명의 양호한 실시예를 도면을 참조하여 상세히 설명한다.
워크피스(공작부재)의 표면에 박막층을 인가하기 위한 본 발명의 일실시예에 따른 장치는 참조번호 100으로 도시되며 제1도에 개략도시된다. 장치(100)는 고전압 DC 바이어스 또는 RF 전력을 전원(106)으로부터 공급받는 박막용 착소오스(104)를 구비한 챔버(102)를 포함하고 있다. 구성에 있어 환형인 반도체 웨이퍼(108)와 같은 워크피스는 회전가능하고 경사질 수 있는 구동 어셈블리(112)에 결합된 중심축(110)상에 척(109)에 의해 적합한 방식으로 장착됨으로써 축(110)과 웨이퍼(108)는 용착소오스(104)쪽으로 회전하여 경사질 수 있다. 이하 상술하는 바와 같이, 장치(100)는 미합중국 특허 제4, 664, 935호에 개시된 스퍼터링 장치와 유사한 구성을 갖는다.
용착소오스(104)는 양호하기론 평면 자전관 용착소오스로써 그러한 소오스는 평판형 스퍼터 소오스(114)를 홀드시키도록 배열된 타겟 소오스 홀더(도시않음) 및 그 스퍼터 소오스 근처에서 아치형 자계를 제공하도록 배열된 자석(도시않음)을 귀한다. 전술한 타입의 스퍼터 용착 소오스(104)는 미합중국 특허 제4, 756, 810호에 상세히 기술되어 있다. 평면 자전관 스퍼터 용착소오스의 구조 및 동작을 스퍼터링 분야에서의 일반의 공지 사항인바, 본 명세서에서는 그 설명을 생략한다.그러나, 장치(100)에 있어서 타겟 소오스 홀더는 그 전면 즉 부식면(115)이 예각으로 웨이퍼(108)의 전면에 용착되도록 스퍼터 소오스(114)를 유지하게 배열된다. 평면 자전과 스퍼터 용착소오스는 챔버(102)의 벽과 절연된 스퍼터 소오스(114)를 유지시키기 위한 수단 및 전원(106)과 같은 RF 전원에 스퍼터 소오스를 용착시키기 위한 리드선을 갖는다. RF 전원은 13.56MHz의 여자주파수로 스퍼터 소오스(114)에 RF 여자를 인가하도록 배열된다. 이러한 여자의 진폭은 도시치 않은 제어수단에 의해서 제어된다. 통상의 진공펌프(116) 및 불활성 가스 공급원(117)이 또한 쳄버(102)의 내부에 접속된다. 챔버(102)내에는 그 내부의 압력을 감지하고 그 내부의 목적물의 온도를 감지하기 위한 통상의 기구(도시않음)가 접속된다.
본 발명에는 용착소오스(104)와 웨이퍼(108)사이의 챔버(102) 내부에 배열된 콜렉터/중화기/반사기 전극(118)이 구비된다. 이 전극(118)은 그에 DC 바이어서, AC 바이어스 또는 RF 전력 또는 그 조합의 것을 인가하는 전원(120)에 접속된다. 전극(118), 스퍼터 소오스(114) 용착소오스(104)가 절연물질인 경우, 전원(102)은 RF 전력원이 될 것이다. 장치(100)의 설계 및 동작을 간소화하기 위해서, 용착소오스(104)가 자체 발생의 플라즈마에서 포지티브 이온을 유도하도록 그 플라즈마와 관련한 네가티브 DC 전원로 전극(118)을 유지하는 것이 바람직하다. 전극(118)은 웨이퍼(108)의 평탄전면에 둔각 θ으로 용착된 내부평면(122)을 가지는 환형링 형상으로 구성된다. 전극(118)의 외부면은 접지전위에 접속된 전도차폐부(123)로 둘러싸인다. 전극(118)이 환형링으로 도시 및 기술되었지만, 8각 장방형등의 다른 형상이 본 발명에 따라 사용될 수 있을 뿐만 아니라 이하 기술하는 바와 같이 다른 방위로 복수의 전극이 배열될 수 있다.
본 발명의 일실시예에 따른 실시예에 있어서, 반도체 웨이퍼(108)는 구동 어셈블리(112)에 부착된 척(109)에 장착된다. 제2도에서 상세히 보여지는 바와 같이, 웨이퍼(108)는 다층 반도체 구조물의 성질을 갖는다. 그러한 구조물은 전기 절연 이면층(124), 동적 반도체 장치영역 또는 소자(126) 및 전기 절연 전면층(128)을 갖는다. 전면층(128)은 평단 동일평면랜드(132), 상기 기판으로 연장하며, 상기 랜드의 평면과 상기 동작 반도체 장치 영역 또는 소자(126)에 수직인 관통 접촉홀(134)을 가지는 평탄 전면(130)을 가진다. 도면 제2도에서 알 수 있듯이 이러한 특징부의 사이즈는 상당히 확대 도시되었다. 통상 상기층 각각은 거의 그 마이크로미터나 그 이하의 두께를 갖는다. 접촉홀(134)의 직경(W)은 약 1내지 2 마이크로미터이며, 접촉홀의 깊이(d)는 약 1미크론이다. 홀과 관련하여 본 명세서에 사용된 용어 ″종횡비(aspect ratio)″는 그 직경으로 나누어진 홀의 깊이를 의미한다. 접촉홀(134)은 0.5이상의 종횡비를 가지며, 특히 엄격히 말하자면 웨이퍼내에서 1.0이상의 종횡비를 갖는다. 또한, 접촉홀(134)은 원주상벽은 랜드(132)의 평면에 실질상 수직으로 연장한다. 또한 주지의 사실로, 웨이퍼(108) 전체는 수천의 동적 반도체 장치영역 또는 소자(126)와 수천의 관통 접촉홀(134)와 결합된다. 그리고, 반도체 웨이퍼(108)의 전면(130)은 랜드(132)로부터 웨이퍼로 연장하는 홈, 노치등의 다른 리세스를 포함한다.
상기 장치(100)에 따르면, 스퍼터 소오스(114)의 전방 또는 부식면(115)과 반도체 웨이퍼(108)의 전면(130)은 그 사이에서 예각 θ을 형성한다. 이러한 각은 10。 내지 45。사이이며 가장 양호하게는 약 30。이다. 전술한 프로세스에 있어서, 스퍼터 소오스(114)는 금속, 비금숙 및 예를들면, 알루미늄, 티타늄, 텅스텐, 티타늄 니트리드, 금, 구리, 니켈, 코발트, 실리콘 니트리드, 이산화실리콘, 산화알루미늄 또는 그와 유사한 것을 예로 들 수 있는 금속합금을 포함한 각종의 물질로 형성된다.
진공펌프(116)과 불활성 가스 소오스(117)는 챔버(102)를 정화하여 그 챔버를 순수한 불활성 가스 반응성 가스 또는 그들의 혼합물로 충진하여 그 내부압이 약 5×10-7토르이하 및 양호하게 그 휠씬 이하로 하도록 가동된다. 소정의 가스와 가스혼합물은, 헬륨, 아르곤 및 그들의 혼합물만으로 제한되지 않는 각종의 회가스 또는 니트로겐 산소등의 반응성 가스 및 웨이퍼(108)상에 용착되는 물질을 형성하도록 스퍼터 소오스(114)로부터 스퍼터된 물질과 반응하는 상기와 유사한 것으로부터 선택될 수 있다. 이하 기술하게될 이유 때문에, 챔버(102)내에 형성된 플라즈마의 원자 또는 분자의 원자량은 스퍼터 소오스(114)로부터 용착되는 물질의 원자량 이하로 되는 것이 바람직하다. 특히 유용한 배합물을 예로 들자면, 헬륨 또는 네온이 함유된 알루미늄 또는 티타늄이 있는데, 네온을 함유한 것이 더 적당하며, 아리곤같은 희가스가 함유된 텅스텐 및 반응성 배합물과 관련하여서는 니트로겐을 함유한 티타늄으로서 티타늄 니트리드, 니트로겐 또는 산소를 함유한 실리콘으로서 실리콘 니트리드와 이산화실리콘 산소를 함유한 알루미늉으로서 산화 알루미늄을 들 수 있다. 또한 불활성가스와 불활성 가스 및 반응성가스 혼합물이 사용될 수 있는데 스퍼터링 동작을 실행하도록 플라즈마를 생성하는데에는 하나의 불활성 가스와 반응성 가스가 지정되며, 반면에 다른 불활성 가스는 향상된 단계 피복 및/또는 본 발명에 따른 평면화를 제공하도록 채용된다.
반도체 웨이퍼(108)는 150℃와 450℃사이, 양호하기로는 250℃와 약 350℃사이의 온도로 예열된다. 스퍼터링에 있어서, 스퍼터 소오스 RF 전원(106)은 스퍼터 소오스(114)에 RF 여자를 제공하동작한다. RF 여자에 의해서 스퍼터 소오스(114)의 부식면(115)과 챔버(102)의 벽사이에 자체-지속 방전이 발생함으로써 챔버내의 희가스를 플라즈마로 변환시킨다. 자전관 소오스의 경우에 있어서, 자석은 사용된 저압가스에서 자체-지속 글로우 방전을 생성하는데 일조를 한다.
글로우 방전에 의해 생성된 플라즈마는 가스의 양하전이온과 자유전자를 포함한다. 스퍼터 소오스(114)에 인가된 RF 여자는 강한 네가티브 바이어스를 가지며, 그리하여 플라즈마로부터 나온 가스이온은 용착되는 물질의 스퍼터 소오스(114)방출 비하전 흡착원자(136)의 부식면상에서 충돌한다. 이러한 방출 흡착원자(136)는 가스 형태로 반도체 웨이퍼(108)의 전면(130)을 향해 패스된다. 이러한 자유 흡착원자(136)는 반도체 웨이퍼(108)의 전면(130) 향해서 스퍼터 소오스(114)의 부식면(115)으로부터 직선형 통로를 따른다. 또한, 전면(130)에 이른 흡착원자(136)는 여러 상이한 방향으로 방위된 속도를 갖는다. 그런, 이러한 속도들의 벡터합은 스퍼터 소오스(114)의 부식면(115)에 수직인 벡터를 따른다. 반도체 웨이퍼(108)의 전면(130)에 도착한 흡착원자(136)는 용착층(138)상에 축적된다.
용착 프로세스동안, 반도체 웨이퍼는 그 전면(130)에 수직인 축을 주위로 회전하며, 구동 어셈블리(13)에 의해 경사진다. 양호하게도, 회전의 속도는 층(138)의 1% 이하가 반도체 웨이퍼(108)의 각 회전 동안 용착되도록 선택되어서, 그 회전의 속도는 적어도 약 50RPM 이하가 된다. 흡착원자(136)에 의해 전해진 모멘트는 각 회전시 다른 시간에 반도체 웨이퍼(108)의 전면(130)에 평행한 다른 방향으로 지향된다.
용착소오스(104)에 의해 발생된 플라즈마와 관련한 네가티브 바이어스 전위는 그것이 플라즈마로부터 양이온을 유도하도록 전원(120)에 의해 전극(118)에 인가된다. 플라즈마는 또한 이하 기술되는 바와같이 전극(118)자체에 의해 발생된다. 전극(118)의 내면(122)의 충격시(나머지면은 차폐부(123)에 의해 접지전위로 차폐된다) 매우작은 부분(통상적으로 10,000 이하)이 중성원자 및/또는 중성분자로 된다. 양호한 실시예에 있어서, 가스는 플라즈마로부터의 입사하는 양이온의 원자량의 전극(118)의 내면(122)상에서 형성된 워자 또는 분자의 원자량 이하로 되도록 선택되어서, 큰 부분은 탄성적으로 흐트러지어서, 그 운동에너지의 대부분은 유지된다. 반사된 원자 또는 분자는 정의에 의해 전기적으로 중성이므로 웨이퍼 전면(130)에 인가된 방전 플라즈마 즉, 바이어스 전위나 다른 전위에 의한 전계로 인해 편향되지 않는다. 따라서 충격에 의한 평균각은 1차로 전극(118)의 내면(122)의 방위에 의해 결정된다. 중성이란, 반사된 원자 또는 분자가 희가스의 반대인 화학적으로 동적인 반응 가스이어도 아직 전하를 갖지 않는다는 것을 의미한다. 이러한 중성원자 또는 분자는 그것이 여자상태 또는 준안정 상태에 있다기보다는 접지상태에 있지 않은 것이다.
제2도와 제3도에 도시된 바와같이, 반사 중심원자 또는 분자(140)는 성장 용착층에 충격을 준다. 이러한 중심원자 또는 분자(140)는 상기 성장 욕착층(130)의 표면에서 흡착원자(136)와 상호작용한다. 제3도는 그러한 상호작용의 이상적이고 이론적인 개념을 나태내는데, 본 발명은 그러한 동작 이론에 제한되지 않는다. 동작 메카니즘과 무관하게, 흡착원자(136)에 충격을 주는 중성원자 또는 분자는 용착층(138)을 움직이게 하여 그러한 용착층은 층내의 하부스포트 즉 웨이퍼 전면(130)내의 도시되지 않은 다른 침하부로 확산된다.
에너지를 가진 원자 또는 분자(140)의 자속은 성장 욕착층(138)에 부착되어 그 일부가 되는 도착 흡착원자(136)의 차속의 중요한 부분이 된다. 이러한 관점에서 볼 때, 중성원자 또는 분자(140)의 에너지는 응축 흡착원자(136)가 그 현재의 위치에서 성장 용착층(136)의 표면상에서 최소한 가장 가까운 거리로 이동하는데 필요한 에너지를 초과하지만 통상적으로 성장 용착층(138)의 효과적인 리스퍼터링을 유발하는데 필요한 것보다는 휠씬 낮은 25eV이다. 흡착원자(136)를 현위치에 가장 가까운 이웃한 위치로 이동시키는데 필요한 에저니는 그것을 상기 위치 다음의 이웃하는 위치로 이동시키는데 필요한 것보다 휠씬 이하인 수 eV이다. 결론적으로, 중성원자 또는 분자(136)를 충격하는 에너지에 상한을 정의하는 것은 실제적이 못된다. 실질적인 의미로, 상한은 정미의 결과를 특정되는데, 그러한 결과는 스퍼터 소오스(114)로부터의 흡착원자(136)의 도착 속도의 5%이하인 스퍼터링 즉, 제거속도를 갖는 것이 바람직하다. 가동 용착층(138)은 향상된 단계 피복을 제공하며, 바람직한 정도까지 침하부에서 충진하고 제4도에 도시된 바와같이 그 상부에 평상면(142)을 제공하도록 평면화를 제공한다.
따라서 이하 후술하는 바와같이, 본 발명은 반도체 웨이퍼상에 박막 물질을 용착하기 위한 개선된 장치 및 방법을 제공하며, 그러한 용착층은 소정의 두께치를 가지며 용착에 의해서 위크피스상에 향상된 단계피복 및 위치적 구조의 평면화가 제공되며, 그 박막의 형태가 효과적으로 제어됨으로써 반도체 웨이퍼상에 상기 박막을 용착하는데 사용되는 통상의 장치 및 방법이 갖는 상기 요인과 관련한 문제들을 해소할 수 있다.
예를들면, 용착소오스(104) 즉, 평면 자전관 스피터 용착소오스의 동작은 미합중국 특허 제 4,756,810호와 제 4,664,935호로 공지되었다. 따라서, 스퍼터 소오스(114)에 의해 가압된 정상상태의 최대 전력이 사용된다. 대부분의 반사물질에 있어서, 전력 레벨은 미합중국, 뉴우저어지, 파리스패니 소재 Machine Technology, Inc.에서 입수가능한 통상의 평면 자전관 스퍼터 용착소오스의 경우에 1KW와 4KW사이에 있다.
챔버(102)내의 압력은 그것이 ″사거리(throw distance)″와 관련하여 너무 높지 않아야 된다는 점만 연관된다. ″사거리″란 소오스로부터 기판까지의 평균거리를 말한다. 임계 ″사거리″는 임계 압력과 임계 거리의 적이 상수인 관계에 의한 플라즈마압력과 관련된다. ″임계 압력″이상에서는 상기 피목의 효과적인 향상이 소정의 사거리에 대한 가스상태 스캐터링으로부터의 에너지 입자손실로 인해 상당히 열화된다. ″임계거리″이상에서는 상기 향상이 소정의 압력에 대한 가스 상태 스캐터링으로부터의 에너지 입자 손실로 인해 상당히 열화된다. 거의 10cm이상의 사거리를 가지는 평면자전관 스퍼터 용착의 경우에 최적의 성능은 약 2×10-3토르이하의 플라즈마 압력으로서 얻어진다. 예를들면, 8×10-3까지의 고압이 사용될 수 있지만, 그러한 고압은 효과적인 향상의 열화가 증가함으로 발생한다. 전술한 바와같이, 스퍼터된 물질의 원자량과 관련한 스퍼터링 가스의 원자량은 최적의 성능을 고려해 지정되어야 한다. 이점에서, 가스원자량은 스퍼터된 원자량의 거의 1./2이하이어야 한다. 그러나, 전술한 바와같이, 스퍼터되는 물질의 원자량과 관련한 스퍼터링 가스원자량의 다른 관련값은 본 발명의 사상을 이탈함이 없이 사용될 수 있다.
전원(120)에서 반사기 전극(118)에 인가된 DC 네가티브 전압은 거의 수백 볼트 또는 그 이하일 때 최적의 결과를 낳는다. 인가 전압의 효과는 그 이후의 효과적인 단계 피복 및/또는 평면화에 있어서 웨이퍼(108)내의 반도체 소자 손상에 더욱 관련이 있을 것으로 기대된다.
유사하게, 반사기 전극전류는 스퍼터 소오스(114)의 이온전류와 거의 같은 크기의 값에서 최적화될 것으로 기대된다. 반도체 웨이퍼(108)의 표면과 관련한 전극(118)의 내면(122) 각 즉 θ는 상기 내면이 광학적으로 균일하게 조명된 확산면이라면, 웨이퍼면(130[이 상기 내면에 의해 균일하게 ″조명″되도록 된다. 따라서 15.25cm 웨이퍼에 대한 각도 관계는 거의 90。내지 60。로서 80。가 가장 적당하다.
제 5, 6, 7도와 관련하여 기술하자면, 본 발명에 따른 향상된 단계 피복 및 평면화를 위한 전극(118)의 여러 가지 배열 및 구성이 도시되는데, 제5도에 주목하여보면, 전극은 공통평면내의 가상원형의 원주 주위에 위치한 복수의 환형 세그먼트(118)로 구성된다. 제6도에 도시한 바와 같이, 이중전극은 본질적으로 웨이퍼(108)상부의 각각의 나란한 평면에 배열된 한쌍의 동심원상 환형링(118″)으로 된다. 제7도에서는, 웨이퍼(108)의 각 병렬 평면에서 상기와 유사하게 용착되지만 직경이 다른 복수의 환형링(118″)으로 형성된 한쌍의 동심원상 환형링으로 구성된다. 따라서 전극(118)은 본 발명의 사상을 일탈함이 없이 그 장치 및 방법에 따라 여러 가지 형상 및 배열이 사용될 수 있다.
스퍼터링 작업동안 웨이퍼(108)의 오염을 방지하기 위해서, 전극(118)은 스퍼터 소오스(114)로부터 용착되는 물질과 동일한 것으로 형성된다. 그러나 장치의 최초 동작동안, 스퍼터링 프로세스에 의해서 스퍼터 소오스(114)에 의한 용착물질과 챔버(102)내의 모든 부품을 내부적으로 코팅된다. 그러므로, 전극(118)은 강철과 같은 물질로 구성되며, 웨이퍼(108)와 챔버(102)를 코팅하기 이전에 짧은 간격동안 장치(100)의 동작에 의해 사전 조절된다. 이러한 관점에서, 스퍼터링 동작 및 웨이퍼 코팅 프로세스동안 전극물질로 부터 오염물질을 방지하도록 전극(118)의 내면(122)상에 용착되는 스퍼터 소오스(114)발생의 물질에 사전처리가 행해진다.
다시 제1도를 참조하여 설명하면, 웨이퍼(108)는 축(11)과 척(109) 수단에 의해 구동어셈블리(112)에 회전 및 경사지게 고착된다. 이로써 웨이퍼(108)는 전극(118)에 대향하게 배치된다. 제8도, 9도 및 10도를 참조하면 웨이퍼(108)와 전극(118)을 다르게 설치하는 배열이 된다. 예를들면, 제8도에 있어서, 웨이퍼(108)는 양방향화살표로 지시된 왕복 선형운동을 위해 채용된 평형 이행성 테이블(144)상에서 지지된다. 웨이퍼(108)위에 테이블(144)을 올려놓고 이격시키면 하나이상의 타원형 전극(118)이 구성되는데, 전극은 상기 테이블의 왕복 이동 방향에서 정렬된 그 단축(146)을 갖는다. 이러한 식으로 웨이퍼(108)는 하나이상의 상기 전극(118) 아래에서 왕복적으로 이행된다.
제9도에 도시한 바와 같이, 하나이상의 웨이퍼(108)는 양방향 화살표로 도시된 바와같이 시계 도는 반시계 방향에서 그 축 주위의 회전을 위해 채용된 원형 테이블(148)의 주변부 근처에서 지지된다. 상기 웨이퍼(109) 상부에 테이블(148)을 올려 놓으면 웨이퍼의 원형 통로를 따라 배열된 각각의 단축(146)을 가지는 복수의 타원형 전극(118)이 된다. 이러한 식으로 웨이퍼(108)는 테이블(148)이 반시계 방향 또는 시계방향으로 회전될 때 하나이상의 전극(118) 아래에 위치한다. 원형테이블(148)의 변화는 제10도에 도시된 하나이상의 웨이퍼(108)을 지지하기 위한 원통형 드럼(150)을 설비함으로써 이루어진다. 원통형 드럼(150)이 시계 또는 반시계 방향에서 양방향 화살표로 도시한 바와 같이 그 세로축 주위로 회전할 때 웨이퍼(108)의 이동은 각종의 배열로 구성될 수 있으며, 전술한 실시예는 단지 예시 목적이란 것을 알 수 있을 것이다.
자기 인핸스먼트같은 몇몇 수단에 의해 전극(118)에 대한 충격 전류 밀도를 증가시킨으로서 웨이퍼(108) 평면화를 향상시키고 단계 피복을 증가시키는 것이 고려된다. 전극(118)의 자기 인핸스먼트를 제공하기 위한 본 발명의 여러 가지 실시예가 제11, 12, 13도에 개시되는데, 같은 요소에 대해서는 동일한 참조부호로 도시했다. 자기 인핸스먼트의 잇점은 하전 입자의 전류밀도에 대응하는 중성 원자 또는 분자의 자속을 증가시키는 것이다. 제11도를 참조하여 설명하면, 자기 인핸스먼트를 가진 전극(118)의 단면 부분이 웨이퍼(108)와 관련하여 도시된다. 이러한 관점에서, 한상의 폴프스(152,154)는 전극(188)의 한측면 주위의 원주상에 위치한다. 적합한 폴피스(152,154)는 감자성 물질등으로 된다. 폴피스(152,154)는 U-형 영구자석(156)에 접속된다. 또한 영구자석(156)은 가상선으로 도시된 전압원V에 접속된 와이어 코일(158)로 감겨진 U-형 절연부재로 형성된 전자석으로 대치될 수 있다. 어느 경우에서나 자속선(160)은 전극(118)의 내면(122)의 전면에서 두 개의 폴피스(152,154)사이에서 연장한다. 그렇게 생성된 자계는 내면(122)에 대향하는 전극(118) 근처에서 플라즈마로부터 나온 이온의 자속을 증가시킨다.
그 결과, 중성 원자 또는 분자(146)의 자속이 증가를 처리하도록 전극(116)에 전류공급이 증가되는데, 상기 원자 또는 분자에 의해서 향상된 단계 피복 및 평면화가 제공된다. 제12도에 있어서, 전극(118)은 F-형 단면을 갖도록 설계되는데, 이러한 구조에 의해서 폴피스(152,154)의 배열이 전극의 좌우측 경계내에 구성될 수 있다. 그 결과, 폴피스(152,154)사이에서 발생된 자속선(160)은 할 폴피스에 대향한 전극(188)내에서 방사하여 그 전극을 거쳐 다른 폴피스로 복귀된다. 이와는 대조적으로, 제11도의 실시예에서 도시된 바와같이, 자속선(160)은 제12도에 도시된 바와 같은 전극을 투과함에 대향하여 전극(118)의 내면(122) 앞에서 1차로 연장한다. 전극(118)은 통과한 자속선(160)은 그를 따라 이동하는 자유전자에 많은 에너지를 부여함으로써 플라즈마의 이온화를 더욱 양호하게 하여 자체-지속 플라즈마를 제공한다. 자체-지속 플라즈마란 낮은 가스압에서 플라즈마가 자체에 의해 부유 즉, 성장하여 보조선력을 가함이 없이도 지속되는 것을 의미한다. 전극(118)은 그 온도를 제어하도록 냉각유체를 냉각시키기 위한 복수의 통로(164)를 가지는 구조로 된 열흡입부(162)를 구비하고 있다.
제13도를 참조하여 설명하면, 그 제13도는 전극(118)의 양호한 실시예를 도시하는 것으로 전극(118)은 전극을 냉각시키기 위한 열흡입부(162)에 부착된 외주면(166)을 갖도록 제11도에 개시된 전극과 유사한 단면 형상을 가진다. 열흡입부(162)의 외연부에는 한쌍의 이격진 L-형 금속 스텐드-오프(stand-off)(168)가 부착되는데, 열팽창을 조화시키도록 구성된 중심부분을 가진다. 스탠드 오프(168)의 상방향 연장 단부는 세라믹 절연체(170)상에 제공되는 금속화층에 브레이즈(braise)된다. 세라믹 절연체(170)의 대향단부는 이격진 L-형 스탠드 오프(172)에 브레이즈되는데, 그 스탠드 오프는 비자기 스텐레스강으로 구성된 링(174)에 용접된다. 링(174)의 외연부는 O-링을 지지한다.
링(174)와 세라믹 절연체(170)사이에는 상기 스탠드-오프(168) 대항하게 배열된 한쌍의 폴피스(152,154)가 용착된다. 전술한 바와 같이, 폴피스(152,154)는 와이어 코일(158)로 감겨진 연철로 형성된 영구자석 또는 전자석에 의해 접속된다. 또한, 한쌍의 접지 전자석에 의해 접속된다. 또한, 한쌍의 접지 전도 차폐부(123)가 한측면상에서 전극(118)을 둘러싸고 있다. 따라서, 상술한 전극링(118)과 관련구조물은 참조번호 178로 도시된 점선내에 포함된 서브어셈블리를 형성한다.
서브어셈블리(176)은 제14도에 도시된 장치(100)의 실시예에 사용되도록 채용된다. 따라서, 장치(180)는 비자기 스테인레스강으로 구성된 한쌍의 이격진 실린더(182,184)로 되어있다. 예를 들자면 실린더(184)는 구동어셈블리(112) 및 웨이퍼(108) 포함하고, 반면에 실린더(182)는 용착소오스(104)를 포함한다. 서브어셈블리(178)는 실린더(182,184) 사이에 위치하여 링(174)의 원주상 연부를 따라 제공되는 O-링(176) 수단에 의해 상기 실린더와 더불어 진공 밀봉을 형성한다. 따라서 서브어셈블리(178)는 그 설계에 있어서 소망하는 다른 서브어셍블리로 용이하게 변형할 수 있다는 점에서 조정가능하다.
전극(118)을 통해 자속선(160)이 연장함에 의해 그것을 내면(122)주위로 집속되어서 플라즈마로부터 이온 차속을 향상시키며 이에따라 중성원자 또는 분자(140)의 자속이 전극에 의해 발생된다. 상술한 바와같이, 이에 의해서 플라즈마의 이온화가 향상될 뿐만아니라, 자체-지속의 플라즈마를 제공할 수 있다. 이점에서 제11, 12, 13도를 참조로 기술한 바와 같이, 전극(118) 특히 제13도의 전극이 스퍼터된 물질의 소오스로서 사용되는 것이 고려된다. 즉, 전극(118)은 스퍼터되기에 바람직한 물질로 구성되어서 각각의 용착소오스(104)를 제공할 필요성을 제거하여 DC/RF 전원(106)을 수반한다.
플라즈마에서 발생한 가스이온은 용착될 상기 스퍼터용 물질의 충전되지 않은 흡착원자(136)를 제거시키도록 전극(118)의 내면에 충격을 가한다. 상기 제거된 흡착원자(136)은 가스상태로, 궁극적으로는 반도체 웨이퍼(108)의 전면(130)상에서 용착된다. 전극(118)은 네가티브 바이어스 전위로 지속되어 플라즈마로부터 양이온을 유도한다. 전극(118)의 내면(122)에 충격이 가해지면 상기 이온은 중성 원자 및/또는 중성분자(140)로 되며, 이러한 원자 또는 분자는 소망하는 단계 피복 및/또는 평면화를 향상시키도록 웨이퍼(108)의 표면에서 둔각으로 반사된다. 자체-지속 플라즈마 방전을 발생할 수 있게된 상기 전극의 전술한 실시예에 의해서, 어떠한 이온도 공급하지 않는 용착 프로세스에 따르는 증발 또는 화학적 증착 소오스를 사용하는 것이 가능하다. 전술한 기법에 따른, 본 발명의 장치 및 방법은 여러 가지 변형을 가질 수 있다.
상기 구조의 위치적인 단순성을 고려하면, 본 발명에 따르지 않은 방법에 의한 자계 전파 부분의 접촉홀(134)에서의 최대로 가능한 평균 피복에는 제한이 수반된다. 그러한 효과는 제15도에 도시했다. 설명하였듯이, 본 발명의 장치 및 방법에 의하면, 중성원자 또는 분자(140)의 반사된 자속은 단지 흡착원자(136)의 입사자속의 몇%만을 차지한다. 도시처럼, 0.6 미크론의 접촉홀 사이즈의 경우에 본 발명의 텅스텐층의 용착은 이론적인 위치적 제한보다 다소 큰 퍼센트의 평균 피복이 이루어진다. 환언하면, 접촉홀(134)의 측벽과 바닥부상에 용착된 박막은 1미크론 산화층용 접촉홀을 정상적으로 피복하는 용착된 물질 이상을 포함한다. 이 결과는 본 발명에 따른 중성원자 또는 분자의 충격으로 인한 흡착원자(136)의 운동으로부터 발생된다. 반면, 통상의 스퍼터링에 의한 알루미늄 용착에 의하면 위치적 제한이하의 평균피복이 가능하다.

Claims (15)

  1. 기판의 표면상에 임의의 물질층을 용착하기 위한 장치로서 상기 기판상에 상기 물질층을 형성하도록 가스상태로부터 상기 기판의 표면에 상기 물질을 용착하기 위한 용착 수단을 구비한 장치에 있어서, 상기 가스 상태의 부분에서 중성 원자 또는 분자를 생성하기 위한 생성수단(118) 및, 상기 중성 원자 또는 분자에 의한 부식으로 상기 기판상에 용착된 물질을 가동시키도록 상기 기판의 표면에 임의의 각도로 상기 중성 원자 또는 분자를 반사시키기 위한 반사 수단(122)을 구비하는 것을 특징으로 하는 용착 장치.
  2. 제1항에 있어서, 상기 용착수단(104)은 스퍼터 소오스를 가지며, 상기 가스 상태 부분은 플라즈마를 가지며, 상기 기판은 반도체 웨이퍼를 구비하는 것을 특징으로 하는 용착 장치.
  3. 제1항 또는 제2항에 있어서, 상기 기판은 상기 중성 원자 또는 분자의 원자량 이상의 원자량을 가지는 것을 특징으로 하는 용착 장치.
  4. 제1항 또는 제2항에 있어서, 상기 반사 수단(122)은 상기 중성 원자 또는 분자가 빗각으로 상기 기판면에 반사되도록 배열되는 것을 특징으로 하는 용착 장치.
  5. 제4항에 있어서, 상기 각도는 60°에서 90°범위에 있는 것을 특징으로 하는 용착 장치.
  6. 제1항 또는 제2항에 있어서, 상기 반사 수단(122)가 상기 생성 수단(118)은 공통 전극을 구비하는 것을 특징으로 하는 용착 장치.
  7. 제6항에 있어서, 상기 공통 전극은 상기 기판과 상기 용착 수단(104) 사이에 배열된 환형링(118:118′:118″:118´˝ ) 형상인 것을 특징으로 하는 용착 장치.
  8. 제1항 또는 제2항에 있어서, 상기 생성 수단과 연동하여 자계를 발생하여 상기 중성 원자 또는 분자의 자속을 증가시키기 위한 자기 수단(152,154,156)을 구비하는 것을 특징으로 하는 용착 장치.
  9. 기판의 표면상에 임의의 물질층을 용착하는 방법으로서, 상기 기판상에 임의의 물질층을 형성하도록 가스 상태로부터 상기 기판의 표면상에 상기 물질을 용착하는 단계를 포함하는 용착방법에 있어서, 상기 가스 상태 부분으로부터 중성 원자 또는 분자를 생성하는 단계 및 상기 중성원자 또는 분자에 의한 부식으로 상기 물질을 가동시키도록 상기 기판의 표면상에 임의의 각도로 상기 중성 원자 또는 분자를 반사시키는 단계를 포함하는 것을 특징으로 하는 용착 방법.
  10. 제9항에 있어서, 상기 용착 단계는 스퍼터링을 포함하며, 상기 가스 상태는 플라즈마를 포함하는 것을 특징으로 하는 용착 방법.
  11. 제9항 또는 제10항에 있어서, 상기 물질은 상기 중성 원자 또는 분자의 원자량 이상의 원자량을 가지는 것을 특징으로 하는 용착 방법.
  12. 제9항 또는 제10항에 있어서, 상기 중성 원자 또는 분자는 빗각으로 상기 기판의 표면에 반사되는 것을 특징으로 하는 용착 방법.
  13. 제12항에 있어서, 상기 각도눈 60°내지 90°범위에 있는 것을 특징으로 하는 용착 방법.
  14. 제9항 또는 제10항에 있어서, 상기 용착, 반사 및 발생 단계는 동시에 일어나는 것을 특징으로 하는 용착 방법.
  15. 제9항 또는 제10항에 있어서, 상기 중성 원자 또는 분자는 상기 가스 상태의 부분으로부터 양으로 충전된 이온에서 발생되는 것을 특징으로 하는 용착 방법.
KR1019900021708A 1989-12-27 1990-12-26 반도체 웨이퍼의 단계피복 및 평면화향상을 위한 용착장치 및 방법 KR940000908B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/457,347 US5114556A (en) 1989-12-27 1989-12-27 Deposition apparatus and method for enhancing step coverage and planarization on semiconductor wafers
US457,347 1989-12-27
US457347 1999-12-08

Publications (2)

Publication Number Publication Date
KR910013446A KR910013446A (ko) 1991-08-08
KR940000908B1 true KR940000908B1 (ko) 1994-02-04

Family

ID=23816374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021708A KR940000908B1 (ko) 1989-12-27 1990-12-26 반도체 웨이퍼의 단계피복 및 평면화향상을 위한 용착장치 및 방법

Country Status (4)

Country Link
US (1) US5114556A (ko)
EP (1) EP0435098A3 (ko)
JP (1) JPH04124264A (ko)
KR (1) KR940000908B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169151B2 (ja) * 1992-10-26 2001-05-21 三菱電機株式会社 薄膜形成装置
FR2698093B1 (fr) * 1992-11-17 1995-01-27 Saint Gobain Vitrage Int Vitrage à propriétés de transmission variant avec l'incidence.
JP3125907B2 (ja) * 1993-09-27 2001-01-22 株式会社ミツバ 結晶配向薄膜製造装置
US5798029A (en) * 1994-04-22 1998-08-25 Applied Materials, Inc. Target for sputtering equipment
JPH0860355A (ja) * 1994-08-23 1996-03-05 Tel Varian Ltd 処理装置
US5772858A (en) * 1995-07-24 1998-06-30 Applied Materials, Inc. Method and apparatus for cleaning a target in a sputtering source
US5670030A (en) * 1996-03-19 1997-09-23 Optical Coating Laboratory, Inc. Methods for preparing low scatter optical coatings
US5750012A (en) * 1996-04-04 1998-05-12 Micron Technology, Inc. Multiple species sputtering for improved bottom coverage and improved sputter rate
US5741404A (en) * 1996-05-24 1998-04-21 Micron Technology, Inc. Multi-planar angulated sputtering target and method of use for filling openings
DE19621855C2 (de) * 1996-05-31 2003-03-27 Univ Dresden Tech Verfahren zur Herstellung von Metallisierungen auf Halbleiterkörpern unter Verwendung eines gepulsten Vakuumbogenverdampfers
US5667645A (en) * 1996-06-28 1997-09-16 Micron Technology, Inc. Method of sputter deposition
US5725739A (en) 1996-07-08 1998-03-10 Micron Technology, Inc. Low angle, low energy physical vapor deposition of alloys
US5783282A (en) 1996-10-07 1998-07-21 Micron Technology, Inc. Resputtering to achieve better step coverage of contact holes
US5897752A (en) * 1997-05-20 1999-04-27 Applied Materials, Inc. Wafer bias ring in a sustained self-sputtering reactor
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
US6015595A (en) 1998-05-28 2000-01-18 Felts; John T. Multiple source deposition plasma apparatus
JP3126698B2 (ja) * 1998-06-02 2001-01-22 富士通株式会社 スパッタ成膜方法、スパッタ成膜装置及び半導体装置の製造方法
US6238532B1 (en) 1999-10-29 2001-05-29 International Business Machines Corporation Radio-frequency coil for use in an ionized physical vapor deposition apparatus
WO2001053561A1 (de) * 2000-01-18 2001-07-26 Unaxis Balzers Ag Sputterkammer sowie vakuumtransportkammer und vakuumbehandlungsanlagen mit solchen kammern
JP2002090978A (ja) 2000-09-12 2002-03-27 Hoya Corp 位相シフトマスクブランクの製造方法、及び位相シフトマスクブランクの製造装置
US6303008B1 (en) * 2000-09-21 2001-10-16 Delphi Technologies, Inc. Rotating film carrier and aperture for precision deposition of sputtered alloy films
US6440831B1 (en) * 2000-12-06 2002-08-27 Koninklijke Philips Electronics N.V. Ionized metal plasma deposition process having enhanced via sidewall coverage
US6402904B1 (en) 2001-03-16 2002-06-11 4 Wave, Inc. System and method for performing sputter deposition using independent ion and electron sources and a target biased with an a-symmetric bi-polar DC pulse signal
US6679976B2 (en) 2001-03-16 2004-01-20 4Wave, Inc. System and method for performing sputter deposition with multiple targets using independent ion and electron sources and independent target biasing with DC pulse signals
US6569295B2 (en) 2001-03-20 2003-05-27 International Business Machines Corporation Method for grading surface topography for improved step coverage and planarization
US6743296B2 (en) * 2001-10-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Apparatus and method for self-centering a wafer in a sputter chamber
US6838125B2 (en) * 2002-07-10 2005-01-04 Applied Materials, Inc. Method of film deposition using activated precursor gases
JP2005340721A (ja) * 2004-05-31 2005-12-08 Anelva Corp 高誘電率誘電体膜を堆積する方法
US7037837B2 (en) * 2004-07-29 2006-05-02 Texas Instruments Incorporated Method of fabricating robust nucleation/seed layers for subsequent deposition/fill of metallization layers
JP4583868B2 (ja) * 2004-10-15 2010-11-17 株式会社昭和真空 スパッタ装置
US7456095B2 (en) * 2005-10-03 2008-11-25 International Business Machines Corporation Method and apparatus for forming nickel silicide with low defect density in FET devices
JP4489820B2 (ja) * 2008-03-31 2010-06-23 Ｈｏｙａ株式会社 位相シフトマスクブランクの製造方法、及び位相シフトマスクブランクの製造装置
EP2425036B8 (en) * 2009-04-27 2017-12-20 Evatec AG Reactive sputtering with multiple sputter sources
US7993937B2 (en) * 2009-09-23 2011-08-09 Tokyo Electron Limited DC and RF hybrid processing system
TW201236809A (en) * 2011-03-01 2012-09-16 Hon Hai Prec Ind Co Ltd Coating device
US9905443B2 (en) * 2011-03-11 2018-02-27 Applied Materials, Inc. Reflective deposition rings and substrate processing chambers incorporating same
EP4032114A1 (en) * 2019-09-18 2022-07-27 Danmarks Tekniske Universitet A magnetron plasma sputtering arrangement
US20240021421A1 (en) * 2022-07-12 2024-01-18 Ascentool, Inc. Vacuum deposition into trenches and vias
US20240021411A1 (en) * 2022-07-12 2024-01-18 Ascentool, Inc. Vacuum deposition into trenches and vias and etch of trenches and via

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60152671A (ja) * 1984-01-20 1985-08-10 Anelva Corp スパツタリング電極
US4595482A (en) * 1984-05-17 1986-06-17 Varian Associates, Inc. Apparatus for and the method of controlling magnetron sputter device having separate confining magnetic fields to separate targets subject to separate discharges
US4627904A (en) * 1984-05-17 1986-12-09 Varian Associates, Inc. Magnetron sputter device having separate confining magnetic fields to separate targets and magnetically enhanced R.F. bias
US4664935A (en) * 1985-09-24 1987-05-12 Machine Technology, Inc. Thin film deposition apparatus and method
JP2515731B2 (ja) * 1985-10-25 1996-07-10 株式会社日立製作所 薄膜形成装置および薄膜形成方法
US4693805A (en) * 1986-02-14 1987-09-15 Boe Limited Method and apparatus for sputtering a dielectric target or for reactive sputtering
US4818359A (en) * 1986-08-27 1989-04-04 International Business Machines Corporation Low contamination RF sputter deposition apparatus
US4756810A (en) * 1986-12-04 1988-07-12 Machine Technology, Inc. Deposition and planarizing methods and apparatus
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置

Also Published As

Publication number Publication date
KR910013446A (ko) 1991-08-08
EP0435098A3 (en) 1991-08-28
JPH04124264A (ja) 1992-04-24
US5114556A (en) 1992-05-19
EP0435098A2 (en) 1991-07-03

Similar Documents

Publication Publication Date Title
KR940000908B1 (ko) 반도체 웨이퍼의 단계피복 및 평면화향상을 위한 용착장치 및 방법
US4756810A (en) Deposition and planarizing methods and apparatus
US6485617B2 (en) Sputtering method utilizing an extended plasma region
US4673477A (en) Controlled vacuum arc material deposition, method and apparatus
US6485618B2 (en) Integrated copper fill process
KR101138566B1 (ko) 유도 결합 플라스마의 균등성을 증가시키는 측벽 자석 및이에 사용되는 쉴드
JP4837832B2 (ja) イオン化金属堆積用高密度プラズマ源
JP4606162B2 (ja) 小型遊星マグネトロン
JP4936604B2 (ja) プラズマ波を励起可能なイオン化金属堆積のための高密度プラズマ源
US7618521B2 (en) Split magnet ring on a magnetron sputter chamber
JP5133049B2 (ja) スパッタ被覆された基板を製造する方法、マグネトロン源、およびそのような源を有するスパッタリングチャンバ
US20010050223A1 (en) Sputtering target having an annular vault
JP3737363B2 (ja) 不均一性補償を伴う表面の物理的気相処理
JP2011524471A (ja) 均一蒸着のための装置及び方法
US6042706A (en) Ionized PVD source to produce uniform low-particle deposition
JP2002069636A (ja) マグネトロンスパッタリングリアクターにおける同軸状電磁石
TWI296813B (en) Improvements in and relating to magnetron sputtering
JP2934042B2 (ja) プレーナー・マグネトロン・スパッタリングシステム
JPH10214799A (ja) 改良型誘導結合プラズマ源
JPS61501328A (ja) 制御された真空ア−クによる材料デポジション方法及び装置
US5919345A (en) Uniform film thickness deposition of sputtered materials
JP2002512310A (ja) 誘導結合プラズマ堆積で形成された金属膜の均一性を強化する小直径コイル
JPS6116347B2 (ko)
JPS6127464B2 (ko)
JPH05179438A (ja) スパッタ装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee