KR930022716A - 파형 발생 회로 - Google Patents
파형 발생 회로Info
- Publication number
- KR930022716A KR930022716A KR1019930005248A KR930005248A KR930022716A KR 930022716 A KR930022716 A KR 930022716A KR 1019930005248 A KR1019930005248 A KR 1019930005248A KR 930005248 A KR930005248 A KR 930005248A KR 930022716 A KR930022716 A KR 930022716A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- waveform
- shift register
- stage shift
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
Landscapes
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
- Television Systems (AREA)
Abstract
본 발명은 텔레비젼 신호에 대한 동기 신호와 같은 파형 신호를 발생하기 위한 파형 발생 회로에 관한 것이며, 제1 입력 펄스 신호가 공급되는 제1N-스테이지 스프트 레지스터의 병렬 출력과 제2입력 펄스 신호가 공급되는 제 2N-스테이지 시프트 레지스터의 병렬 출력이 전류 가산 회로에 함께 가산되어지고, 전류 가산 회로의 가산 출력에 있는 저주파수 성분이 저역 필터에 의해 추출되어져, 시프트 레지스터의 스테이지수 및 단일 시프트 양에 의해 결정되는 소정의 펄스 상승 및 펄스 하강 시간을 가지는 3 값의 파형 신호를 발생한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 파형 발생 회로를 나타내는 블럭도.
제3도는 제2도에 도시된 파형 발생 회로의 동작을 설명하는 파형도.
Claims (6)
- 펄스 신호가 인가되는 N-스테이지 스테이지 시프트 레지스터(N은 정수), 상기 시프트 레지스터로부터의 병렬 출력 신호를 전류 가산 회로, 및 소정의 파형을 가지는 출력 파형 신호를 발생하기 위하여 상기 전류 가산 회로로부터 출력 신호의 저주파수 성분을 추출하기 위한 저역 필터를 구비하는 파형 발생 회로.
- 제1항에 있어서, 상기 N-스테이지 시프트 레지스터가 입력 펄스 신호와 동일한 양의 시프트가 되도록 배치되는 파형 발생 회로.
- 제1펄스 신호가 인가되는 M-스테이지 시프트 레지스터(M은 정수), 제2펄스 신호가 인가되는 M-스테이지 시프트 레지스터(M은 정수), 제2펄스 신호가 인가되는 N-스테이지 시프트 레지스터(N은 정수), 상기 제1 및 제2시프트 레지스터로부터의 병렬 출력 신호를 전류 가산하는 전류 가산 회로, 및 소정의 파형을 가지는 출력 파형 신호를 발생하기 위하여 상기 전류 가산회로로부터 출력 신호의 저주파수 성분을 추출하기 위한 저역 필터를 구비하는 파형 발생 회로.
- 제3항에 있어서, 상기 M-스테이지 시프트 레지스터 및 상기 N-스테이지 시프트 레지스터가 입력 펄스신호와 동일한 양의 시프트가 되도록 배치되는 파형 발생회로.
- 제4항에 있어서, M이 N과 동일한 파형 발생 회로.
- 제5항에 있어서, 상기 저역 필터의 출력 신호가 HDVS에 대하여 3 값의 동기 신호인 파형 발생 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4108442A JPH05283988A (ja) | 1992-04-02 | 1992-04-02 | 波形生成回路 |
JP92-108442 | 1992-04-02 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR930022716A true KR930022716A (ko) | 1993-11-24 |
Family
ID=14484885
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930005248A KR930022716A (ko) | 1992-04-02 | 1993-03-31 | 파형 발생 회로 |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0564271A1 (ko) |
JP (1) | JPH05283988A (ko) |
KR (1) | KR930022716A (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4402692B2 (ja) * | 2004-07-05 | 2010-01-20 | アンリツ株式会社 | パルスパターンジェネレータ及びそれを用いる通信機器評価システム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0265637B1 (de) * | 1986-09-26 | 1993-03-31 | Siemens Aktiengesellschaft | Impulsformer |
US4816830A (en) * | 1987-09-14 | 1989-03-28 | Cooper James C | Waveform shaping apparatus and method |
-
1992
- 1992-04-02 JP JP4108442A patent/JPH05283988A/ja not_active Withdrawn
-
1993
- 1993-03-31 EP EP93302523A patent/EP0564271A1/en not_active Withdrawn
- 1993-03-31 KR KR1019930005248A patent/KR930022716A/ko not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
EP0564271A1 (en) | 1993-10-06 |
JPH05283988A (ja) | 1993-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950009450A (ko) | 데이타 동기 시스템 및 방법 | |
KR970031301A (ko) | 펄스폭변조신호 출력회로 | |
KR940016816A (ko) | 반도체 집적 회로 장치 | |
KR970031265A (ko) | 정합필터장치(matched filter system) | |
KR970029796A (ko) | 구동시간 마진이 증가된 동기식 반도체 회로 | |
KR940006348A (ko) | D/a 변환장치 및 a/d 변환장치 | |
KR920022677A (ko) | 주파수 체배기 | |
ATE363765T1 (de) | Frequenzsynthesizer | |
KR930022716A (ko) | 파형 발생 회로 | |
KR970077987A (ko) | 디지털 필터 | |
KR930018849A (ko) | 아날로그 키방식의 더블키 입력 검출회로 | |
KR920001830A (ko) | 입력가중형 트랜스 버셜필터 | |
KR880014737A (ko) | 다중입력 디지탈 필터 | |
KR890015244A (ko) | 디지탈 클립회로 | |
KR0186058B1 (ko) | 동기식 클럭 발생회로 | |
JP2545010B2 (ja) | ゲ―ト装置 | |
JPH0288985A (ja) | 疑似信号発生装置 | |
KR100206888B1 (ko) | 마스크롬의 내부제어신호 발생회로 | |
KR930022706A (ko) | 주파수변환회로 | |
KR970019562A (ko) | 디지탈 복합 영상 기기의 입출력 클럭 주파수 제어회로 | |
JPH0964702A (ja) | クロック逓倍器 | |
JPH04265011A (ja) | ホワイトノイズ発生器 | |
KR940017171A (ko) | 노이즈 펄스 제거회로 | |
KR19980028923U (ko) | 입력신호의 지연회로 | |
KR950016272A (ko) | 클럭동기회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |