KR930022600A - Manufacturing method of insulated gate semiconductor device - Google Patents

Manufacturing method of insulated gate semiconductor device

Info

Publication number
KR930022600A
KR930022600A KR1019930005710A KR930005710A KR930022600A KR 930022600 A KR930022600 A KR 930022600A KR 1019930005710 A KR1019930005710 A KR 1019930005710A KR 930005710 A KR930005710 A KR 930005710A KR 930022600 A KR930022600 A KR 930022600A
Authority
KR
South Korea
Prior art keywords
forming
semiconductor region
insulating film
applying
film
Prior art date
Application number
KR1019930005710A
Other languages
Korean (ko)
Other versions
KR970003917B1 (en
Inventor
순페이 야마자끼
흥 용 장
히데키 우오치
히로키 아다치
야스히코 다케무라
Original Assignee
순페이 야마자끼
가부시키가이샤 한도오따이 에네루기 겐큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4115503A external-priority patent/JP3071940B2/en
Priority claimed from JP5089117A external-priority patent/JPH06275646A/en
Application filed by 순페이 야마자끼, 가부시키가이샤 한도오따이 에네루기 겐큐쇼 filed Critical 순페이 야마자끼
Publication of KR930022600A publication Critical patent/KR930022600A/en
Application granted granted Critical
Publication of KR970003917B1 publication Critical patent/KR970003917B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 절연게이트형 반도체장치, 특히 박막형의 절연게이트형 전계효과 트랜지스터(TFT)의 제작방법에 관한 것으로 종래에 기상성장법에 의해 제작된 절연피막은 계면준위밀도가 높고 핀홀등의 결함이 다수 종재한다는 문제가 있었다. 또한, 최근 게이트 전극으로서, 알루미늄, 티탄, 크롬, 탄탈, 실리콘을 사용하고 그 주위를 양극산화법에 의해 형성한 산화물로 덮음으로써 소스/드레인과 게이트 전극의 겹침을 없애고, 오히려 오프셋 상태로 하여 레이저 아닐에 의해 재결정화시킨 TFT는, 종래의 방법에 의한 TFT에 비해 우수한 특성을 나타냈지만, 그 특성을 재현성 좋게 얻은 것을 곤란하였다. 본 발명에서는 이러한 문제점을 해결하기 위해 게이트 전극의 양극제거할 수 있고, 이와같은 공정을 거침으로서, 게이트 절연막의 신뢰성을 높이고, 제조효율의 향상을 도모할 수 있다. 또한 다량의 TFT에 대해서 양산적으로 전류큐어(cure)를 실시할 수이 있는 절연 게이트형 반도체 장치의 제작방법이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of fabricating an insulated gate semiconductor device, in particular a thin film insulated gate field effect transistor (TFT), in which an insulating film prepared by the vapor phase growth method has a high interfacial density and many defects such as pinholes. There was a problem of ending. In addition, recently, aluminum, titanium, chromium, tantalum, and silicon are used as the gate electrodes, and the surroundings are covered with an oxide formed by anodizing to eliminate the overlap between the source / drain and the gate electrode, but rather to offset the laser. Although TFT which recrystallized by showed the outstanding characteristic compared with TFT by a conventional method, it was difficult to acquire the characteristic with reproducibility well. In the present invention, in order to solve such a problem, the anode of the gate electrode can be removed, and through such a process, the reliability of the gate insulating film can be improved and the manufacturing efficiency can be improved. Moreover, it is the manufacturing method of the insulated-gate semiconductor device which can mass-cure current cure for a large amount of TFT.

Description

절연게이트형 반도체장치의 제작방법Manufacturing method of insulated gate semiconductor device

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음Since this is an open matter, no full text was included.

제1도는 본 발명의 원리를 설명하는 도면.1 illustrates the principles of the present invention.

제2도는 본 발명에 의한 반도체 장치의 제작공정을 나타내는 단면도.2 is a cross-sectional view showing a process for manufacturing a semiconductor device according to the present invention.

제3도는 본 발명에 의한 반도체 장치의 제조공정을 나타내는 단면도.3 is a cross-sectional view showing a process for manufacturing a semiconductor device according to the present invention.

제4도는 본 발명에 의한 반도체 장치의 제작공정을 나타내는 단면도.4 is a cross-sectional view showing a process for manufacturing a semiconductor device according to the present invention.

제5도는 본 발명의 개념도를 나타내는 도면.5 is a diagram showing a conceptual diagram of the present invention.

Claims (11)

절연 기판상에 반도체 영역을 형성하는 공정과, 상기 반도체 영역 상에 게이트 절연 막으로서 기능하는 절연피막을 형성하는 공정과, 상기 절연 피막 상에 알루미늄, 크롬, 티탄, 탄탈, 실리콘중의 어느 하나, 혹은 그들의 합금 또는 다층막을 주체로 하는 도전성 피막을 형성하는 공정과, 상기 도전성 피막에 전해용액 중에서 정(+)의 전압을 인가하고, 그 표면을 덮어 산화물 층을 형성하는 공정과, 그 후, 상기 도전성 피막에 부(-)의 전압을 인가하여, 상기 반도체 또는 반도체와 절연물의 표면을 개질(改質)하는 공정을 갖는 점을 특징으로 하는 절연 게이트형 반도체장치의 제조방법.Forming a semiconductor region on an insulating substrate, forming an insulating film functioning as a gate insulating film on the semiconductor region, any one of aluminum, chromium, titanium, tantalum and silicon on the insulating film, Or a step of forming a conductive film mainly composed of these alloys or multilayer films, a step of applying a positive voltage in an electrolytic solution to the conductive film, and covering the surface thereof to form an oxide layer, and then A method of manufacturing an insulated gate semiconductor device, comprising the step of applying a negative voltage to a conductive film to modify the surface of the semiconductor or semiconductor and insulator. 절연기판상에 반도체 영역을 형성하는 공정과, 상기 반도체 영역상에 게이트 절연막으로서 기능하는 절연피막을 형성하는 공정과, 상기 절연피막상에 알루미늄, 크롬, 티탄, 탄탈, 실리콘중의 어느 하나, 혹은 그들의 합금 또는 다층막을 주체로 하는 도전성 피막을 형성하는 공정과, 상기 도전성 피막에 전해용액중에서 정의 전압을 의가하고, 그 표면을 덮어 산화물층을 형성하는 공정과, 그 후 상기 반도체 영역에 전류를 통하면서, 상기 도전성 피막에 부 또는 정의 전압을 인가하는 공정을 갖는 점을 특징으로 하는 절연 게이트형 반도체 장치의 제작방법.Forming a semiconductor region on the insulating substrate, forming an insulating film functioning as a gate insulating film on the semiconductor region, any one of aluminum, chromium, titanium, tantalum, silicon on the insulating film, or Forming a conductive film mainly composed of these alloys or multilayer films, applying a positive voltage in an electrolytic solution to the conductive film, covering the surface to form an oxide layer, and then passing a current through the semiconductor region. While having a step of applying a negative or positive voltage to the conductive film. 절연기판상에 반도체 영역을 형성하는 공정과, 상기 반도체 영역 상에 게이트 절연막으로서 기능하는 절연피막을 형성하는 공정과, 상기 절연피막상에 알루미늄, 크롬, 티탄, 탄탈, 실리콘중의 어느 하나, 혹은 그들의 합금 또는 다층막을 투체로 하는 도전성 피막을 형성하는 공정과, 상기 도전성 피막에 전해용액중에서 정의 전압을 인가하고, 그 표면을 덮어 산화물층을 형성하는 공정과 그 후, 동일한 전해용액중에서 상기 도전성 피막에 부 또는 정의 전압을 인가하는 공정을 갖는 점을 특징으로 하는 절연 게이트형 반도체 장치의 제작방법.Forming a semiconductor region on the insulating substrate, forming an insulating film functioning as a gate insulating film on the semiconductor region, any one of aluminum, chromium, titanium, tantalum, silicon on the insulating film, or A process of forming a conductive film made of these alloys or multilayer films as a body, a process of applying a positive voltage in an electrolytic solution to the conductive film, and covering the surface thereof to form an oxide layer, and then in the same electrolytic solution, the conductive film A method of manufacturing an insulated gate semiconductor device, characterized in that it has a step of applying a negative or positive voltage to it. 절연기판상에 반도체 영역을 형성하는 공정과, 상기 반도체 영역상에 게이트 절연막으로서 기능하는 절연피막을 형성하는 공정과, 상기 절연피막상에 알루미늄, 크롬, 티탄, 탄탈, 실리콘중의 어느 하나, 혹은 그들의 합금 또는 다층막을 주체로 하는 도정성 피막을 형성하는 공정과, 상기 도정성 피막에 전해용액 중에서 정의 전압과 부의 전압을 교대로 인가하여, 그 표면에 산화물층을 형성하는 공정을 갖는 점을 특징으로 하는 절연 게이트형 반도체 장치의 제작방법.Forming a semiconductor region on the insulating substrate, forming an insulating film functioning as a gate insulating film on the semiconductor region, any one of aluminum, chromium, titanium, tantalum, silicon on the insulating film, or And a step of forming a coating film mainly composed of these alloys or multilayer films, and a step of alternately applying a positive voltage and a negative voltage in an electrolytic solution to the coating film to form an oxide layer on the surface thereof. A method of manufacturing an insulated gate semiconductor device. 절연기판상에 반도체 영역을 형성하는 공정과, 상기 반도체 영역 상에 게이트 절연막으로서 기능하는 절연피막을 형성하는 공정과, 상기 절연피막상에 알루미늄, 크롬, 티탄, 티탈, 실리콘중의 어느 하나, 혹은 그들의 합금 또는 다층막을 주체로 하는 도전성 피막을 형성하는 공정과, 상기 도전성 피막에 전해용액 중에서 정의 전압을 인가하고, 그 표면을 덮어 산화물층을 형성하는 공정과, 그 후 또는 그것과 동시에, 상기 기판을 전해용액 중에 설치한 상태에서 상기 도전성 피막으로부터 상기 전해용액으로 상기 게이트 절연막 및 반도체 영역을 경유하여 전류를 통하여, 상기 반도체 또는 상기 반도체와 절연물의 계면을 개질하는 공정과, 소스 또는 드레인 형성용의 불순물을 상기 반도체 영역에 도포 하는 공정을 갖는 점을 특징으로 하는 절연 게이트형 반도체 장치의 제작방법.Forming a semiconductor region on the insulating substrate, forming an insulating film functioning as a gate insulating film on the semiconductor region, any one of aluminum, chromium, titanium, titanium, and silicon on the insulating film, or Forming a conductive film mainly composed of these alloys or multilayer films; applying a positive voltage in an electrolytic solution to the conductive film, and covering the surface to form an oxide layer; Process of modifying the interface between the semiconductor or the semiconductor and the insulator through a current through the gate insulating film and the semiconductor region from the conductive film to the electrolytic solution in a state where it is provided in an electrolytic solution, and for forming a source or a drain. Insulation gay characterized by having a process of applying impurities to the semiconductor region Method of manufacturing a semiconductor device. 절연기판상에 반도체 영역을 형성하는 공정과, 상기 반도체 영역 상에 게이트 절 연막으로서 기능하는 절연피막을 형성하는 공정과, 상기 절연피막 상에 알루미늄, 크롬, 티탄, 실리콘 중의 어느 하나, 혹은 그들의 합금 또는 다층막을 주체로 하는 도전성 피막을 형성하는 공정과, 상기 도전성 피막에 전해용액 중에서 정의 전압을 인가하고, 그 표면을 덮어 산화물층을 형성하는 공정과, 그 후 또는 그것과 동시에, 상기 기판을 전해용액 중에 설치한 상태에서 상기 전해용액으로 부터 상기 도전성 피막으로 상기 게이트 절 연막 및 반도체 영역을 경유하여 전류를 통하여, 상기 반도체 또는 상기 반도체와 절연물의 계면을 개질하는 공정과, 소스 또는 드레인 형성용의 불순물을 상기 반도체 영역에 도포하는 공정을 갖는 점을 특징으로 하는 절연 게이트형 반도체 장치의 제작방법.Forming a semiconductor region on an insulating substrate, forming an insulating film functioning as a gate insulating film on the semiconductor region, and any one of aluminum, chromium, titanium, silicon, or an alloy thereof on the insulating film. Or a step of forming a conductive film mainly composed of a multilayer film, applying a positive voltage in an electrolytic solution to the conductive film, and covering the surface to form an oxide layer, and then or at the same time, electrolytically treating the substrate. A process of modifying an interface between the semiconductor or the semiconductor and the insulator through a current through the gate insulation film and the semiconductor region from the electrolytic solution to the conductive film in a state of being installed in a solution; An insulating gate having a process of applying impurities to the semiconductor region The manufacturing method of a semiconductor device. 기판상에 섬형상 비단결정 반도체 영역을 형성하는 제1의 공정과, 상기 비단결정 반도체 영역을 덮는 절연피막과, 상기피막 상에 양극산화 가능한 재료에 의해 형성된 게이트 전극을 형성하는 제2의 공정과, 그 기판을 전해용액 중에 침지하고, 상기 게이트 전극을 정(+)극으로 하여 전류를 인가하는 것에 의해 상기 게이트 전극의 표면에 양극산화물막을 형성하는 제3의 공정과, 상기 게이트전극 밑의 부분을 제외한 상기 반도체 영역상의 상기 절연막피막의 일부 혹은 전부를 제거하는 제4의 공정과, 그 기판을 전해용액 중에 침지하고, 상기 게이트 전극에 정(+)혹은 부(-)의 전압을 인가하는 제5의 공정과, 상기 반도체 영역에 불순물을 도핑하는 제6의 공정을 갖는 점을 특징으로 하는 박막 트랜지스터의 제작방법.A first step of forming an island-shaped non-single-crystal semiconductor region on the substrate, an insulating film covering the non-single-crystal semiconductor region, and a second process of forming a gate electrode formed of an anodizable material on the film; And a third step of forming an anodic oxide film on the surface of the gate electrode by immersing the substrate in an electrolytic solution and applying a current with the gate electrode as a positive electrode, and a portion under the gate electrode. A fourth step of removing a part or all of the insulating film on the semiconductor region except for the above; and a step of immersing the substrate in an electrolytic solution and applying a positive or negative voltage to the gate electrode. And a sixth step of doping the semiconductor region with impurities. 제7항에 있어서, 제5의 공정은 그 박막 트랜지스터가 N채널형이고, 또는 게이트 전극에는 정의 전압이 인가되는 점을 특징으로 하는 박막 트랜지스터의 제작방법.8. The method of manufacturing a thin film transistor according to claim 7, wherein the fifth step is that the thin film transistor is an N-channel type or a positive voltage is applied to the gate electrode. 제7항에 있어서, 제5의 공정은 그 박막 트랜지스터가 P채널형이고, 또한 게이트 전극에는 부의 전압이 인가되는 점을 특징으로 하는 박막 트랜지스터의 제작방법.8. The method of manufacturing a thin film transistor according to claim 7, wherein the thin film transistor is a p-channel type and a negative voltage is applied to the gate electrode. 기판상에 적어도 2개의 성형상 비단결정 반도체 영역을 형성하는 제1의 공정과, 상기 비단결정 반도체 영역을 덮는 절연피막과, 상기 절연피막상에 양극산화 가능한 재료에 의해 형성된 게이트 전극을 각각 형성하는 제2의 공정과, 그 기판을 정해용액 중에 침지하고, 상기 게이트 전극을 정(+)극으로 하여 전류를 인가하는 것으로 상기 게이트 전극의 표면에 양극산화물막을 형성하는 제3의 공정과, 상기 반도체 영역중 적어도 하나는 그 전체면이 절연성의 재료에 의해 마스크 되는 제4의 공정과, 상기 마스크를 이용하여, 마스크 되지 않은 반도체 영역상의 상기절연피막의 일부 혹은 전부를 제거라는 제5의 공정과, 그 기판을 전해용액 중에 침지하고, 상기 게이트 전극에 정 혹은 부의 전압을 인가하는 제6의 공정과, 상기 반도체 영역에 불순물을 도핑 하는 제7의 공정과, 상기 마스크를 제거하는 제8의 공정을 갖는 점을 특징으로 하는 박막 트랜지스터의 제작방법.A first step of forming at least two non-singular non-single-crystal semiconductor regions on the substrate, an insulating film covering the non-single-crystal semiconductor regions, and a gate electrode formed of an anodizable material on the insulating film, respectively; A second step, and a third step of forming an anode oxide film on the surface of the gate electrode by immersing the substrate in a fixed solution and applying a current with the gate electrode as a positive electrode; and the semiconductor At least one of the regions is a fourth process in which the entire surface thereof is masked by an insulating material, a fifth process of removing part or all of the insulating film on the unmasked semiconductor region using the mask; A sixth step of immersing the substrate in an electrolytic solution and applying a positive or negative voltage to the gate electrode, and doping impurities into the semiconductor region Method of making a thin film transistor, characterized in that a step of the eighth to remove the step, the mask of the seventh. 기판상에 적어도 하나의 N채널 박막 트랜지스터용의 제1의 섬형상 비단결정 반도체 영역과 적어도 하나의 P채널 박막 트랜지스터용의 제2의 섬형상 비단결정 반도체영역을 형성하는 제1의 공정과, 상기 양 비단결정 반도체 영역을 덮는 절연피막과, 상기 절연피막상에 상기 제1 및 제2의 반도체영역을 각각 횡단하여 양극산화 가능한 재료에 의해 형성된 게이트 전극을 형성하는 제2의 공정과, 그 기판을 전해용액 중에 침지하고, 상기 게이트 전극을 정(+)극으로 하여 전류를 인가하는 것으로 상기 게이트 전극의 표면에 양극산화물막을 형성하는 제3공정과, 상기 제1혹은 제2의 반도체 영역중의 어느 한쪽의 전체면을 절연성의 재료에 의해 제1의 마스크를 형성하는 제4의 공정과, 상기 제1의 마스크를 이용하여, 마스크 되지 않은 다른쪽의 반도체 영역상의 상기 절연피막의 일부 혹은 전부를 제거라는 제5의 공정과, 그 기판을 전해용액 중에 침지하고, 상기 게이트 전극에 정 혹은 부의 전압을 인가하는 제6의 공정과, 상기 반도체 영역에 불순물을 도핑하는 제7의 공정과, 상기 제1의 마스크를 제거라는 제8의 공정과, 상기 제4의 공정에서 마스크 되지 않은 반도체 영역의 전면을 절연성의 재료에 의해 제2의 마스크를 형성하는 제9의 공정과, 상기 제2의 마스크를 이용하여, 마스크 되 지 않은 다른쪽의 반도체 영역상의 상기 절연피막의 일부 혹은 전부를 제거하는 제10의 공정과, 그 기판을 전해용액 중에 침지하고, 상기 게이트 전극에 제6의 공정과는 역극성(逆極性)의 전압을 인가하는 제11의 공정과, 상기 반도체영역에 불순물을 도핑 하는 제12의 공정과, 상기 제2의 마스크를 제거하는 제13의 공정을 갖는 점을 특징으로 하는 박막 트랜지스터의 제작방법.Forming a first island-shaped non-single crystal semiconductor region for at least one N-channel thin film transistor and a second island-shaped non-single crystal semiconductor region for at least one P-channel thin film transistor on the substrate; A second process of forming an insulating film covering both non-single-crystal semiconductor regions, a gate electrode formed of an anodizable material across the first and second semiconductor regions, respectively, and the substrate; A third step of forming an anode oxide film on the surface of the gate electrode by immersing it in an electrolytic solution and applying a current with the gate electrode as a positive electrode, and any of the first or second semiconductor regions. The fourth step of forming a first mask with an insulating material on one entire surface, and on the other semiconductor region that is not masked using the first mask. A fifth step of removing part or all of the insulating film, a sixth step of immersing the substrate in an electrolytic solution, applying a positive or negative voltage to the gate electrode, and doping impurities in the semiconductor region A seventh step, an eighth step of removing the first mask, and a ninth step of forming a second mask with an insulating material on the entire surface of the semiconductor region not masked in the fourth step; And a tenth step of removing a part or all of the insulating film on the other unmasked semiconductor region by using the second mask, and immersing the substrate in an electrolytic solution to the gate electrode. The sixth step is the eleventh step of applying a reverse polarity voltage, the twelfth step of doping the semiconductor region with impurities, and the thirteenth step of removing the second mask. Having The manufacturing method of a thin film transistor, characterized by. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.※ Note: The disclosure is based on the initial application.
KR93005710A 1992-04-07 1993-04-06 Method of making insulating gate semiconductor device KR970003917B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP4115503A JP3071940B2 (en) 1992-04-07 1992-04-07 Method for manufacturing insulated gate semiconductor device
JP92-115503 1992-04-07
JP92-107642 1992-04-27
JP5089117A JPH06275646A (en) 1993-03-24 1993-03-24 Method of forming thin film transistor

Publications (2)

Publication Number Publication Date
KR930022600A true KR930022600A (en) 1993-11-24
KR970003917B1 KR970003917B1 (en) 1997-03-22

Family

ID=26430549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93005710A KR970003917B1 (en) 1992-04-07 1993-04-06 Method of making insulating gate semiconductor device

Country Status (3)

Country Link
KR (1) KR970003917B1 (en)
CN (1) CN1054469C (en)
TW (1) TW223703B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3469337B2 (en) * 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
CN102569053B (en) * 2012-01-18 2014-12-24 上海华力微电子有限公司 Method for forming high-dielectric constant metal grid
CN105637646A (en) * 2013-10-28 2016-06-01 富士电机株式会社 Silicon carbide semiconductor device and manufacturing method for same
CN105977306A (en) * 2016-06-21 2016-09-28 北京大学深圳研究生院 Self-aligned thin-film transistor and preparation method thereof
CN107799605B (en) 2017-10-27 2020-07-31 合肥鑫晟光电科技有限公司 Thin film transistor, preparation method thereof, array substrate and display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9008214D0 (en) * 1990-04-11 1990-06-13 Gen Electric Co Plc Semiconductor devices

Also Published As

Publication number Publication date
TW223703B (en) 1994-05-11
CN1078068A (en) 1993-11-03
KR970003917B1 (en) 1997-03-22
CN1054469C (en) 2000-07-12

Similar Documents

Publication Publication Date Title
KR920022580A (en) Thin film transistor and method of manufacturing the same
JPH01102433A (en) Structure for electrode of liquid crystal panel
KR930022600A (en) Manufacturing method of insulated gate semiconductor device
JP2002090774A5 (en) Manufacturing method of liquid crystal display device
JP2841560B2 (en) Electrostatic protection circuit
JPS5499576A (en) Thin-film transistor and its manufacture
JP3094610B2 (en) Method for manufacturing thin film transistor
JPS63119578A (en) Semiconductor device
JPH0284775A (en) Manufacture of vertical thin film transistor
JP3047363B2 (en) Semiconductor device and manufacturing method thereof
KR960036139A (en) Manufacturing method of semiconductor integrated circuit
KR940008124A (en) Method of manufacturing thin film transistor
JPH05150268A (en) Production of thin-film transistor panel
JP3339133B2 (en) Anodizing method and thin film transistor using the same
JPH05152327A (en) Manufacturing method of thin film transistor panel
JPS6184066A (en) Manufacture of thin film transistor
KR940022876A (en) Manufacturing Method of Thin Film Transistor
JPH06216389A (en) Manufacture of thin film transistor and the same transistor
JPH057001A (en) Thin film transistor and manufacture thereof
KR970006253B1 (en) Fabrication method of tft
KR950028007A (en) Method of manufacturing thin film transistor
JP3289979B2 (en) Semiconductor device
KR930008967A (en) Manufacturing Method of Semiconductor Device
JPH06188420A (en) Insulation thin film and tft liquid crystal display using same
JPS61241976A (en) Manufacture of field effect transistor

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee