JPH057001A - Thin film transistor and manufacture thereof - Google Patents

Thin film transistor and manufacture thereof

Info

Publication number
JPH057001A
JPH057001A JP15657491A JP15657491A JPH057001A JP H057001 A JPH057001 A JP H057001A JP 15657491 A JP15657491 A JP 15657491A JP 15657491 A JP15657491 A JP 15657491A JP H057001 A JPH057001 A JP H057001A
Authority
JP
Japan
Prior art keywords
thin film
metal
forming
pattern
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15657491A
Other languages
Japanese (ja)
Inventor
Koji Matsunaga
浩二 松永
Wakichi Nakamura
和▲吉▼ 中村
Mayumi Inoue
真弓 井上
Tomizo Matsuoka
富造 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15657491A priority Critical patent/JPH057001A/en
Publication of JPH057001A publication Critical patent/JPH057001A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain a TFT covered with a back passivation film excellent in step coverage. CONSTITUTION:The following are provided; a process for forming a first metal pattern 22 on the main surface of an insulative substrate 21, a process for forming an insulative layer 23 and a semiconductor layer 24 on the first metal layer pattern 22, a process for forming a metal thin film 25 on the insulative layer 23 and the semiconductor layer 24, forming selectively a resin pattern on the film 25, and forming a first insulator 26 by oxidizing in the thickness direction the whole metal thin film of the part which is not covered with the resin pattern, and a process wherein a second insulator 27 is formed by oxidizing a part from the surface of the metal thin film 25 after the resin pattern is eliminated, and a second metal layer pattern 25 buried in the first and the second insulators 26, 27 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、液晶表示装置に用い
る、ソース電極、ドレイン電極及びバックパッシベーシ
ョン膜を有する薄膜トランジスタ、及びその製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor having a source electrode, a drain electrode and a back passivation film for use in a liquid crystal display device, and a method for manufacturing the thin film transistor.

【0002】[0002]

【従来の技術】従来の一般的なTFTの構造及びその製
造方法を図3に基づいて説明する。
2. Description of the Related Art The structure of a conventional general TFT and its manufacturing method will be described with reference to FIG.

【0003】絶縁性基板11上にゲート電極12が選択
的に形成され、該ゲート電極12上にゲート絶縁膜1
3、半導体層14を形成し、半導体層14上にソース電
極15、ドレイン電極16を所定間隔をおいて形成し、
さらに、全体を覆うようにバックパッシベーション膜1
7を形成することのよりTFTが形成される。
A gate electrode 12 is selectively formed on an insulating substrate 11, and a gate insulating film 1 is formed on the gate electrode 12.
3, the semiconductor layer 14 is formed, and the source electrode 15 and the drain electrode 16 are formed on the semiconductor layer 14 at predetermined intervals,
Further, the back passivation film 1 is formed so as to cover the entire surface.
By forming 7, the TFT is formed.

【0004】絶縁性基板11としては、一般に安価なガ
ラス基板が用いられる。ゲート電極12としては、アル
ミニウム、クロム、金等の金属やポリシリコン等が用い
られる。ゲート絶縁膜13としては、窒化シリコン、酸
化シリコン等が用いられる。半導体層14としては、ア
モルファスシリコン等が用いられる。ソース電極15、
ドレイン電極16としては、アルミニウム、クロム、
金、ニッケル等が用いられる。バックパッシベーション
膜17としては、窒化シリコン等が用いられる。
An inexpensive glass substrate is generally used as the insulating substrate 11. As the gate electrode 12, a metal such as aluminum, chromium, or gold, polysilicon, or the like is used. As the gate insulating film 13, silicon nitride, silicon oxide or the like is used. Amorphous silicon or the like is used for the semiconductor layer 14. Source electrode 15,
As the drain electrode 16, aluminum, chromium,
Gold, nickel, etc. are used. As the back passivation film 17, silicon nitride or the like is used.

【0005】[0005]

【発明が解決しようとする課題】しかしながら上記の従
来の構成では、ソース電極15、ドレイン電極16用の
導電性薄膜の製膜およびパターニング、引続きバックパ
ッシベーション用の絶縁性薄膜17の製膜というプロセ
スが必要であり、通常ソース電極15、ドレイン電極1
6用の導電性薄膜の膜厚は最低でも400nm〜500
nm、場合によっては700nm以上の膜厚が必要であ
り、バックパッシベーション用の絶縁性薄膜17が十分
にカバレッジできないという課題があった。
However, in the above-mentioned conventional structure, the process of forming and patterning the conductive thin film for the source electrode 15 and the drain electrode 16 and subsequently forming the insulating thin film 17 for back passivation is performed. Required, usually source electrode 15, drain electrode 1
The thickness of the conductive thin film for 6 is at least 400 nm to 500
However, there is a problem in that the insulating thin film 17 for back passivation cannot be sufficiently covered because a film thickness of 700 nm or more is required in some cases.

【0006】本発明は、このような従来の薄膜トランジ
スタの製造方法の課題を考慮し、簡単に製造でき、しか
も、ステップカバレッジが良好で信頼性の高いバックパ
ッシベーション膜を得ることができる薄膜トランジスタ
の製造方法を提供することを目的とするものである。
In consideration of the problems of the conventional method of manufacturing a thin film transistor, the present invention is a method of manufacturing a thin film transistor which can be easily manufactured and can obtain a highly reliable back passivation film with good step coverage. It is intended to provide.

【0007】[0007]

【課題を解決するための手段】本発明は、絶縁性基板の
一主面上に第一の金属層パターンを形成する工程と、第
一の金属層パターン上に絶縁層または絶縁層および半導
体層を形成する工程と、金属薄膜を製膜し樹脂パターン
を選択的に形成し樹脂パターンに覆われていない部分の
金属薄膜を厚み方向に対してすべて酸化し第一の絶縁体
を形成する工程と、樹脂パターンを除去後さらに酸化さ
れていない金属薄膜の表面から一部を酸化し第二の絶縁
体を形成し絶縁体に埋め込まれた第二の金属層パターン
を形成する工程とを実施することによりTFTを形成す
る。
The present invention provides a step of forming a first metal layer pattern on one main surface of an insulating substrate, and an insulating layer or an insulating layer and a semiconductor layer on the first metal layer pattern. And a step of forming a metal thin film, selectively forming a resin pattern, and oxidizing the metal thin film in a portion not covered with the resin pattern in the thickness direction to form a first insulator. Performing a step of forming a second insulator by partially oxidizing the surface of the metal thin film that has not been oxidized after removing the resin pattern and forming a second metal layer pattern embedded in the insulator. To form a TFT.

【0008】[0008]

【作用】本発明では、第一絶縁体と第二絶縁体によっ
て、第二の金属層パターンのソース電極、ドレイン電極
をカバーするので、ステップカバレッジの良い耐環境性
に優れ化学的に安定な酸化物薄膜によるバックパッシベ
ーション膜で覆われたTFTを提供することができる。
In the present invention, since the source electrode and the drain electrode of the second metal layer pattern are covered by the first insulator and the second insulator, the step coverage is good, the environment resistance is excellent, and the chemically stable oxidation is performed. It is possible to provide a TFT covered with a back passivation film made of an object thin film.

【0009】[0009]

【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0010】図1は本発明の一実施例におけるバックパ
ッシベーション膜を用いたTFTの基本構成断面図であ
る。また、図2は本発明の一実施例におけるバックパッ
シベーション膜を用いたTFTの製造方法を説明するた
めの断面図である。図1または図2において、21は絶
縁性基板、22は第一の金属層パターン、23は絶縁
層、24は半導体層、25は第二の金属層パターン、2
6は第一の絶縁体、27は第二の絶縁体である。
FIG. 1 is a sectional view of the basic structure of a TFT using a back passivation film according to an embodiment of the present invention. Further, FIG. 2 is a cross-sectional view for explaining a method of manufacturing a TFT using a back passivation film in one embodiment of the present invention. 1 or 2, 21 is an insulating substrate, 22 is a first metal layer pattern, 23 is an insulating layer, 24 is a semiconductor layer, 25 is a second metal layer pattern, 2
6 is a first insulator and 27 is a second insulator.

【0011】更に具体的な例に付いて図2を用いて説明
する。
A more specific example will be described with reference to FIG.

【0012】絶縁性基板21として、ガラス基板を用
い、その上にクロム薄膜を直流スパッタ法で100nm
の厚みで製膜し、ホトリソグラフィ技術によりストライ
プ状に加工し、第一の金属層パターン22とする(図2
(a))。その上に、プラズマCVD法を用い絶縁層2
3としてのシリコン窒化膜を200nm、半導体層24
としてのアモルファスシリコン膜を100nmの厚みで
連続製膜する(図2(b))。引続き、第二の金属層パ
ターン25、第一及び第二の絶縁体26、27を形成す
るための金属膜として500nmの厚みのアルミニウム
を製膜する。それから、第二の金属パターン25(ソー
ス電極、ドレイン電極)の上にレジスト等によりマスク
28をする。その後、マスクされていない部分を陽極酸
化し第一の絶縁体26としてのポーラスタイプAl23
陽極酸化膜を形成する(図2(c))。この場合の陽極
酸化はpH=2の酸性の陽極酸化液(例えば3%クエン
酸水溶液)を用い、ウォーターバスにより溶液温度を5
0℃に保ち、一定電流のもとで陽極酸化を行なった。
A glass substrate is used as the insulating substrate 21, and a chromium thin film is formed thereon by DC sputtering to a thickness of 100 nm.
The film is formed with a thickness of 1 mm, and is processed into a stripe shape by photolithography technology to form the first metal layer pattern 22 (FIG. 2).
(A)). On top of that, the insulating layer 2 is formed by the plasma CVD method.
200 nm of silicon nitride film as 3 and semiconductor layer 24
The amorphous silicon film is continuously formed to a thickness of 100 nm (FIG. 2B). Subsequently, aluminum having a thickness of 500 nm is formed as a metal film for forming the second metal layer pattern 25 and the first and second insulators 26, 27. Then, a mask 28 is formed on the second metal pattern 25 (source electrode, drain electrode) with a resist or the like. Then, the unmasked portion is anodized to form a porous type Al 2 O 3 as the first insulator 26.
An anodic oxide film is formed (FIG. 2C). In this case, the anodic oxidation is carried out by using an acidic anodic oxidation solution having a pH of 2 (for example, a 3% citric acid aqueous solution) at a solution temperature of 5
The temperature was kept at 0 ° C. and anodization was performed under a constant current.

【0013】次に、マスク28を取り除き、pH=6〜
7の中性の陽極酸化液(例えば3%ほう酸アンモニウム
水溶液:エチレングリコール=1:9)を用い、もう一
度陽極酸化を行ない第二の絶縁体27としてのバリヤー
タイプAl23陽極酸化膜を約200nmの厚みで、第
二の金属パターン25(ソース電極、ドレイン電極)の
表面に得る(図2(d))。これにより、図1に示すよ
うな構造の、バックパッシベーション膜により保護され
たTFTを製造することができる。
Next, the mask 28 is removed and pH = 6 to
7. A neutral anodic oxidation solution of 7 (for example, 3% ammonium borate aqueous solution: ethylene glycol = 1: 9) was used to carry out anodic oxidation once more to form a barrier type Al 2 O 3 anodic oxide film as the second insulator 27. The thickness of 200 nm is obtained on the surface of the second metal pattern 25 (source electrode, drain electrode) (FIG. 2D). As a result, a TFT protected by the back passivation film having the structure shown in FIG. 1 can be manufactured.

【0014】この方法によって製膜された酸化物薄膜
は、緻密であり膜厚班が無い等といった優れた特性を有
している。さらに陽極酸化膜はステップカバレッジが良
好で完全にTFTを覆うことができる。ここで、図2
(c)におけるポーラスタイプ陽極酸化膜の代わりにバ
リヤータイプ陽極酸化膜を用いても同様のTFTが得ら
れる。また、この効果は普遍的なものであり、バックパ
ッシベーション膜に用いられる薄膜材料を、Ta25
TiO2等、陽極酸化によって製膜が可能な材料とする
ことにより、同様の効果を示す優れたTFTが実現でき
る。
The oxide thin film formed by this method has excellent characteristics such as being dense and having no film thickness unevenness. Furthermore, the anodic oxide film has a good step coverage and can completely cover the TFT. Here, FIG.
A similar TFT can be obtained by using a barrier type anodic oxide film instead of the porous type anodic oxide film in (c). In addition, this effect is universal, and the thin film material used for the back passivation film is Ta 2 O 5 ,
By using a material that can be formed into a film by anodic oxidation, such as TiO 2 , an excellent TFT that exhibits the same effect can be realized.

【0015】さらに、図1に示すようなバックパッシベ
ーション膜を用いたTFTを製造して動作を確認した。
長時間駆動においても従来の方法のパッシベーションに
よるTFTと変わらない安定な特性を示す表示装置がで
きた。
Further, a TFT using a back passivation film as shown in FIG. 1 was manufactured and its operation was confirmed.
A display device having stable characteristics which is not different from that of the TFT by the conventional method of passivation even after being driven for a long time was obtained.

【0016】[0016]

【発明の効果】以上のように本発明は、ステップカバレ
ッジが良好で信頼性の高いバックパッシベーション膜を
得ることができる。
As described above, according to the present invention, a back passivation film having good step coverage and high reliability can be obtained.

【0017】また、陽極酸化法を用いることによって、
製造工程を簡略化できるという長所を有する。
Further, by using the anodizing method,
It has an advantage that the manufacturing process can be simplified.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例におけるバックパッシベーシ
ョン膜を用いたTFTの基本構成断面図である。
FIG. 1 is a basic configuration cross-sectional view of a TFT using a back passivation film in an example of the present invention.

【図2】本発明の一実施例におけるTFTの製造方法を
説明するための断面図である。
FIG. 2 is a cross-sectional view illustrating a method of manufacturing a TFT according to an embodiment of the present invention.

【図3】従来例のTFTの断面構造を示す図である。FIG. 3 is a diagram showing a cross-sectional structure of a conventional TFT.

【符号の説明】[Explanation of symbols]

21 絶縁性基板 22 第一の金属層パターン 23 絶縁層 24 半導体層 25 第二の金属層パターン 26 第一の絶縁体 27 第二の絶縁体 28 マスク 21 Insulating substrate 22 First metal layer pattern 23 Insulation layer 24 Semiconductor layer 25 Second metal layer pattern 26 First Insulator 27 Second insulator 28 masks

───────────────────────────────────────────────────── フロントページの続き (72)発明者 松岡 富造 大阪府門真市大字門真1006番地 松下電器 産業株式会社内   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Tomizo Matsuoka             1006 Kadoma, Kadoma-shi, Osaka Matsushita Electric             Sangyo Co., Ltd.

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性基板の一主面上に形成された第一
の金属層パターンと、前記第一の金属層パターン上に形
成された絶縁層または絶縁層および半導体層と、前記絶
縁層または半導体層上に金属薄膜の酸化によって形成さ
れた絶縁体に埋め込まれた第二の金属層パターンとを備
えたことを特徴とする薄膜トランジスタ。
1. A first metal layer pattern formed on one main surface of an insulating substrate, an insulating layer or an insulating layer and a semiconductor layer formed on the first metal layer pattern, and the insulating layer. Or a second metal layer pattern embedded in an insulator formed by oxidizing a metal thin film on a semiconductor layer.
【請求項2】 第二の金属層パターンと前記金属薄膜と
の材料が同一である事を特徴とする請求項1の薄膜トラ
ンジスタ。
2. The thin film transistor according to claim 1, wherein the materials of the second metal layer pattern and the metal thin film are the same.
【請求項3】 金属薄膜の主成分が、アルミニウム、タ
ンタリウム、チタニウムのいずれか一つからなる事を特
徴とする請求項1の薄膜トランジスタ。
3. The thin film transistor according to claim 1, wherein the main component of the metal thin film is any one of aluminum, tantalum, and titanium.
【請求項4】 絶縁性基板の一主面上に第一の金属層パ
ターンを形成する工程と、前記第一の金属層パターン上
に絶縁層または絶縁層および半導体層を形成する工程
と、前記絶縁層または半導体層上に金属薄膜を製膜し、
その上に樹脂パターンを選択的に形成し樹脂パターンに
覆われていない部分の金属薄膜を厚み方向に対してすべ
て酸化する事により第一の絶縁体を形成する工程と、前
記樹脂パターンを除去後さらに酸化されていない金属薄
膜の表面から一部を酸化することにより第二の絶縁体を
形成するとともに前記第一および第二の絶縁体に埋め込
まれた第二の金属層パターンを形成する工程とを備えた
ことを特徴とする薄膜トランジスタの製造方法。
4. A step of forming a first metal layer pattern on one main surface of an insulating substrate, a step of forming an insulating layer or an insulating layer and a semiconductor layer on the first metal layer pattern, Form a metal thin film on the insulating layer or semiconductor layer,
A step of forming a first insulator by selectively forming a resin pattern on the metal thin film in a portion not covered with the resin pattern in the thickness direction, and after removing the resin pattern. And a step of forming a second insulator by partially oxidizing the surface of the unoxidized metal thin film and forming a second metal layer pattern embedded in the first and second insulators. A method of manufacturing a thin film transistor, comprising:
【請求項5】 金属薄膜の酸化の方法が陽極酸化法であ
る事を特徴とする請求項1の薄膜トランジスタの製造方
法。
5. The method of manufacturing a thin film transistor according to claim 1, wherein the method of oxidizing the metal thin film is an anodic oxidation method.
JP15657491A 1991-06-27 1991-06-27 Thin film transistor and manufacture thereof Pending JPH057001A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15657491A JPH057001A (en) 1991-06-27 1991-06-27 Thin film transistor and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15657491A JPH057001A (en) 1991-06-27 1991-06-27 Thin film transistor and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH057001A true JPH057001A (en) 1993-01-14

Family

ID=15630743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15657491A Pending JPH057001A (en) 1991-06-27 1991-06-27 Thin film transistor and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH057001A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564185A (en) * 1993-08-17 1996-10-15 Tovo Advanced Technologies Co., Ltd. Method and apparatus for manufacturing an article in the form of a scroll

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5564185A (en) * 1993-08-17 1996-10-15 Tovo Advanced Technologies Co., Ltd. Method and apparatus for manufacturing an article in the form of a scroll

Similar Documents

Publication Publication Date Title
JPH01102433A (en) Structure for electrode of liquid crystal panel
JPH0828510B2 (en) Method of forming thin film transistor
KR960006110B1 (en) Semiconductor device and the method for producing the same
US4654959A (en) Method for the manufacture of thin film transistors
JP3094610B2 (en) Method for manufacturing thin film transistor
JPH057001A (en) Thin film transistor and manufacture thereof
JPH11509989A (en) Thin film electronic device and method of manufacturing the device
JP3175225B2 (en) Method for manufacturing thin film transistor
KR100208044B1 (en) Metallic wiring substrate and method of making the same
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
JPH0353787B2 (en)
JPH0832083A (en) Thin film transistor
KR0147019B1 (en) Pad part of thin film transistor liquid crystal display elements and manufacturing method of thin film transistor liquid crystal display elemnts
JP3599174B2 (en) Thin film transistor panel and method of manufacturing the same
JP2000174280A (en) Insulated gate transistor and its manufacture
JPH05315615A (en) Thin-film transistor
JPH07176694A (en) Fabrication of capacitor
JP3344051B2 (en) Method for manufacturing thin film transistor
KR970006253B1 (en) Fabrication method of tft
JP3149034B2 (en) Thin film transistor
JP2980803B2 (en) Method of forming metal wiring
JPS6036111B2 (en) Manufacturing method of semiconductor device
JP2928953B2 (en) Thin film equipment
JPH06188420A (en) Insulation thin film and tft liquid crystal display using same
JPH1090723A (en) Liquid crystal display device