JP2928953B2 - Thin film equipment - Google Patents
Thin film equipmentInfo
- Publication number
- JP2928953B2 JP2928953B2 JP40353690A JP40353690A JP2928953B2 JP 2928953 B2 JP2928953 B2 JP 2928953B2 JP 40353690 A JP40353690 A JP 40353690A JP 40353690 A JP40353690 A JP 40353690A JP 2928953 B2 JP2928953 B2 JP 2928953B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- oxide layer
- aluminum oxide
- layer
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アルミニウムの陽極酸
化を利用した薄膜装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film device utilizing anodic oxidation of aluminum.
【０００２】[0002]
【従来の技術】薄膜状に形成されたアルミニウム配線層
を陽極酸化して酸化アルミニウム層を形成し、この酸化
アルミニウム層を絶縁層として用いる薄膜装置が従来よ
り知られている。例えば、絶縁基板の主表面側に薄膜ト
ランジスタをアレイ状に形成し、これらの薄膜トランジ
スタのゲ−ト電極をゲ−ト配線で接続した半導体装置
（以下、“アレイ型薄膜半導体装置”という。）におい
ては、アルミニウムを用いてゲ−ト電極およびゲ−ト配
線を形成し、これらを陽極酸化して酸化アルミニウム層
を形成している。この種の薄膜装置では、接続領域を確
保するために、アルミニウム配線層のすべての領域を陽
極酸化することはない。2. Description of the Related Art A thin film device in which an aluminum oxide layer is formed by anodizing an aluminum wiring layer formed in the form of a thin film and the aluminum oxide layer is used as an insulating layer has been conventionally known. For example, in a semiconductor device in which thin film transistors are formed in an array on the main surface side of an insulating substrate and the gate electrodes of these thin film transistors are connected by gate wiring (hereinafter, referred to as "array type thin film semiconductor device"). A gate electrode and a gate wiring are formed using aluminum, and these are anodized to form an aluminum oxide layer. In this type of thin film device, all regions of the aluminum wiring layer are not anodized to secure a connection region.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、従来は
酸化アルミニウム層の終端部の形状に関して考慮がはら
われていなかったため、酸化アルミニウム層の終端部付
近においてボイドや膜剥がれ等が生じるという問題点が
あった。However, conventionally, no consideration has been given to the shape of the terminal portion of the aluminum oxide layer, so that there is a problem that voids and film peeling occur near the terminal portion of the aluminum oxide layer. Was.
【０００４】本発明の目的は、酸化アルミニウム層の終
端部の形状を改善し、信頼性の高い薄膜装置を提供する
ことである。An object of the present invention is to improve the shape of the terminal portion of an aluminum oxide layer and provide a highly reliable thin film device.
【０００５】[0005]
【課題を解決するための手段】本発明における薄膜装置
は、絶縁基板の主表面側に薄膜状に形成されたアルミニ
ウム配線層と、アルミニウム配線層を陽極酸化した酸化
アルミニウム層とからなり、酸化アルミニウム層の終端
部を凹状に形成したものである。The thin film device according to the present invention comprises an aluminum wiring layer formed in a thin film on the main surface side of an insulating substrate, and an aluminum oxide layer obtained by anodizing the aluminum wiring layer. The end of the layer is formed in a concave shape.
【０００６】[0006]
【実施例】以下、添付図面に基いて本発明の実施例につ
いて説明する。Embodiments of the present invention will be described below with reference to the accompanying drawings.
【０００７】図１〜図３および図４〜図６は第１実施例
を示したものであり、アレイ型薄膜半導体装置の基板周
辺部を示したものである。図１〜図３は製造工程を示し
た平面図、図４〜図６は製造工程を示した断面図であ
る。FIGS. 1 to 3 and FIGS. 4 to 6 show the first embodiment, and show the periphery of a substrate of an array type thin film semiconductor device. 1 to 3 are plan views showing manufacturing steps, and FIGS. 4 to 6 are cross-sectional views showing manufacturing steps.
【０００８】１１は絶縁基板であり、ガラスを用いて構
成されている。１２はアルミニウム配線層（層厚は２０
０〜４００ｎｍ）である。１３はフォトレジストマスク
であり、アルミニウム配線層１２の陽極酸化を行う際の
マスクとなるものである。１４は酸化アルミニウム層
（層厚は１００〜１５０ｎｍ）であり、アルミニウム配
線層１２を陽極酸化して形成されたものである。１５は
絶縁層であり、窒化シリコン層や酸化シリコン層を用い
て構成されている。この絶縁層１５は図示しない薄膜ト
ランジスタのゲ−ト絶縁層と同時に形成されるものであ
る。Reference numeral 11 denotes an insulating substrate, which is made of glass. 12 is an aluminum wiring layer (layer thickness is 20
0 to 400 nm). Reference numeral 13 denotes a photoresist mask, which serves as a mask when anodizing the aluminum wiring layer 12. Reference numeral 14 denotes an aluminum oxide layer (having a thickness of 100 to 150 nm) formed by anodizing the aluminum wiring layer 12. Reference numeral 15 denotes an insulating layer, which is formed using a silicon nitride layer or a silicon oxide layer. This insulating layer 15 is formed simultaneously with the gate insulating layer of a thin film transistor (not shown).
【０００９】つぎに、図１〜図３および図４〜図６を参
照して、製造工程の説明をする。Next, the manufacturing process will be described with reference to FIGS. 1 to 3 and FIGS. 4 to 6.
【００１０】（Ａ）絶縁基板１１上にアルミニウム配線
層１２（層厚は２００ｎｍ）を形成する（図１および図
４参照）。(A) An aluminum wiring layer 12 (layer thickness: 200 nm) is formed on an insulating substrate 11 (see FIGS. 1 and 4).
【００１１】（Ｂ）フォトレジストマスク１３を形成す
る。フォトレジストマスク１３が形成されている部分に
液面がくるようにして、基板をクエン酸アンモニウム水
溶液または酒石酸アンモニウム水溶液に浸す。アルミニ
ウム配線層１２の終端部（図示せず）に電源を接続して
アルミニウム配線層１２に所定の電圧を印加し、アルミ
ニウム配線層１２の陽極酸化を行う（図２および図５参
照）。(B) A photoresist mask 13 is formed. The substrate is immersed in an aqueous solution of ammonium citrate or an aqueous solution of ammonium tartrate such that the liquid surface comes to the portion where the photoresist mask 13 is formed. A power supply is connected to the terminal portion (not shown) of the aluminum wiring layer 12, a predetermined voltage is applied to the aluminum wiring layer 12, and the aluminum wiring layer 12 is anodized (see FIGS. 2 and 5).
【００１２】（Ｃ）その結果、図２および図５に示した
フォトレジストマスク１３に覆われていない部分のみ陽
極酸化され、酸化アルミニウム層１４が形成される。陽
極酸化工程が終了後、図２および図５に示したフォトレ
ジストマスク１３を除去する。つぎに、プラズマＣＶＤ
法を用い、２５０〜３５０度Ｃの温度で、アルミニウム
配線層１２および酸化アルミニウム層１４を覆うように
絶縁層１５を形成する（図３および図６参照）。(C) As a result, only the portion not covered by the photoresist mask 13 shown in FIGS. 2 and 5 is anodized, and an aluminum oxide layer 14 is formed. After the anodizing step is completed, the photoresist mask 13 shown in FIGS. 2 and 5 is removed. Next, plasma CVD
An insulating layer 15 is formed at a temperature of 250 to 350 ° C. so as to cover the aluminum wiring layer 12 and the aluminum oxide layer 14 by a method (see FIGS. 3 and 6).
【００１３】以上の工程により、図３に示す平面形状の
酸化アルミニウム層１４が形成される。Through the above steps, an aluminum oxide layer 14 having a planar shape shown in FIG. 3 is formed.
【００１４】図７は、第２実施例を示した平面図であ
り、酸化アルミニウム層１４の終端部の平面形状が異な
る他は、第１実施例と同様である。FIG. 7 is a plan view showing the second embodiment, which is the same as the first embodiment except that the terminal end of the aluminum oxide layer 14 has a different planar shape.
【００１５】酸化アルミニウム層１４の終端部の平面形
状を変えて実験を行ったところ、その平面形状が図３お
よび図７に示すように凹状である場合には、酸化アルミ
ニウム層１４の終端部付近において、酸化アルミニウム
層１４および絶縁層１５にほとんどボイドや膜剥がれが
発生しないことがわかった。すなわち、酸化アルミニウ
ム層１４の終端部の平面形状が凸状あるいは直線状の場
合に比べ、ボイドや膜剥がれの発生確率が著しく低減す
ることがわかったのである。この理由としては、酸化ア
ルミニウム層１４の終端部の平面形状を凹状とすること
により、この凹状の形状に沿って酸化アルミニウム層１
４および絶縁層１５の内部応力が分散するためであると
考えられる。An experiment was conducted by changing the planar shape of the terminal portion of the aluminum oxide layer 14. When the planar shape was concave as shown in FIG. 3 and FIG. It was found that almost no voids or film peeling occurred in the aluminum oxide layer 14 and the insulating layer 15. That is, it has been found that the probability of occurrence of voids and film peeling is significantly reduced as compared with the case where the planar shape of the terminal portion of the aluminum oxide layer 14 is convex or linear. The reason is that the planar shape of the terminal end of the aluminum oxide layer 14 is concave, and the aluminum oxide layer 1 is formed along the concave shape.
This is considered to be because the internal stresses of the insulating layer 4 and the insulating layer 15 are dispersed.
【００１６】[0016]
【発明の効果】本発明では、酸化アルミニウム層の終端
部の形状を凹状にしたので、酸化アルミニウム層の終端
部付近におけるボイドや膜剥がれ等の発生が著しく低減
した。According to the present invention, since the terminal portion of the aluminum oxide layer has a concave shape, the occurrence of voids and film peeling near the terminal portion of the aluminum oxide layer is significantly reduced.
【００１７】したがって、信頼性の高い薄膜装置を得る
ことが可能となった。Therefore, a highly reliable thin film device can be obtained.
【図１】本発明における第１実施例の製造工程を示した
平面図である。FIG. 1 is a plan view showing a manufacturing process of a first embodiment of the present invention.
【図２】本発明における第１実施例の製造工程を示した
平面図である。FIG. 2 is a plan view showing a manufacturing process of the first embodiment of the present invention.
【図３】本発明における第１実施例の製造工程を示した
平面図である。FIG. 3 is a plan view showing a manufacturing process of the first embodiment of the present invention.
【図４】本発明における第１実施例の製造工程を示した
断面図である。FIG. 4 is a sectional view showing a manufacturing process of the first embodiment of the present invention.
【図５】本発明における第１実施例の製造工程を示した
断面図である。FIG. 5 is a cross-sectional view showing a manufacturing process of the first embodiment in the present invention.
【図６】本発明における第１実施例の製造工程を示した
断面図である。FIG. 6 is a cross-sectional view showing the manufacturing process of the first embodiment of the present invention.
【図７】本発明における第２実施例を示した平面図であ
る。FIG. 7 is a plan view showing a second embodiment of the present invention.
１１……絶縁基板 １２……アルミニウム配線層 １４……酸化アルミニウム層 11 ... insulating substrate 12 ... aluminum wiring layer 14 ... aluminum oxide layer
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−214143（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 H01L 21/768 ────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-2-214143 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/3205 H01L 21/768
Claims (1)
たアルミニウム配線層と、上記アルミニウム配線層を陽
極酸化した酸化アルミニウム層とからなり、上記酸化ア
ルミニウム層は、上記アルミニウム配線層の長手方向の
一定領域において上記アルミニウム配線層の上面および
側面を覆うように形成され、上記酸化アルミニウム層の
長手方向の終端部は凹状に形成されている薄膜装置。1. An aluminum wiring layer formed in a thin film shape on a main surface side of an insulating substrate, and an aluminum oxide layer obtained by anodizing the aluminum wiring layer, wherein the aluminum oxide layer is formed in a longitudinal direction of the aluminum wiring layer. A thin film device formed so as to cover an upper surface and a side surface of the aluminum wiring layer in a certain region in a direction, and a longitudinal end portion of the aluminum oxide layer is formed in a concave shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40353690A JP2928953B2 (en) | 1990-12-19 | 1990-12-19 | Thin film equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40353690A JP2928953B2 (en) | 1990-12-19 | 1990-12-19 | Thin film equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217347A JPH04217347A (en) | 1992-08-07 |
| JP2928953B2 true JP2928953B2 (en) | 1999-08-03 |
Family
ID=18513267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40353690A Expired - Fee Related JP2928953B2 (en) | 1990-12-19 | 1990-12-19 | Thin film equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2928953B2 (en) |
-
1990
- 1990-12-19 JP JP40353690A patent/JP2928953B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04217347A (en) | 1992-08-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3475234A (en) | Method for making mis structures | |
| US4271424A (en) | Electrical contact connected with a semiconductor region which is short circuited with the substrate through said region | |
| US3848260A (en) | Electrode structure for a semiconductor device having a shallow junction and method for fabricating same | |
| US3676921A (en) | Semiconductor device comprising an insulated gate field effect transistor and method of manufacturing the same | |
| JP2928953B2 (en) | Thin film equipment | |
| JPH05275373A (en) | Manufacture of compound semiconductor device | |
| JPS5912021B2 (en) | Manufacturing method of semiconductor device | |
| JPS63195557A (en) | Field effect transistor for ion sensor | |
| JPH11121457A (en) | Manufacture of semiconductor device | |
| JPH08122818A (en) | Metal wiring board, semiconductor device and their manufacture | |
| JPH0237106B2 (en) | ||
| JPS6252474B2 (en) | ||
| KR960006339B1 (en) | Fabricating method of semiconductor device | |
| JPS6158266A (en) | Semiconductor device and manufacture thereof | |
| JPS6117146B2 (en) | ||
| JPS58216439A (en) | Semiconductor device | |
| JPH05152340A (en) | Field-effect transistor | |
| JPH0547982B2 (en) | ||
| JPS5994437A (en) | Semiconductor device | |
| JPS6126214B2 (en) | ||
| JPS6038874B2 (en) | Method for manufacturing insulator gate field effect transistor | |
| JPS5943832B2 (en) | Manufacturing method of semiconductor device | |
| JPS6331156A (en) | Semiconductor device | |
| JPS58194356A (en) | Semiconductor integrated circuit device | |
| JPH0237107B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |