KR930020574A - 반도체장치 제조방법 - Google Patents
반도체장치 제조방법 Download PDFInfo
- Publication number
- KR930020574A KR930020574A KR1019920003576A KR920003576A KR930020574A KR 930020574 A KR930020574 A KR 930020574A KR 1019920003576 A KR1019920003576 A KR 1019920003576A KR 920003576 A KR920003576 A KR 920003576A KR 930020574 A KR930020574 A KR 930020574A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- pads
- semiconductor device
- forming
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 239000002184 metal Substances 0.000 claims abstract 4
- 238000000034 method Methods 0.000 claims abstract 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 239000011810 insulating material Substances 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 claims 1
- 239000010409 thin film Substances 0.000 abstract 2
- 230000007547 defect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체장치 제조방법에서, 추가의 공정없이 박막저항의 양측에 금속배선과의 접촉을 위한 저저항의 패드를 형성하여 접촉창 형성 공정시에 박막저항이 소정두께 제거되어도 패드에 의해 배선과 전기적으로 안정적으로 접촉된다. 따라서 박막저항과 금속배선의 단선 또는 불완전 접촉등의 불량발생을 방지할 수 있으며, 원하는 정확한 저항값을 용이하게 얻어 반도체장치의 신뢰성을 향상시킬 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(a)∼(e)도는 이 발명에 따른 반도체장의 제조공정도이다.
Claims (6)
- 반도체기판의 표면에 제1절연막을 형성하는 공정과, 상기 제1절연막의 표면에 소정두께의 제1도전층을 형성하는 공정과, 상기 제1도전층의 소정부분들을 제거하여 패드들을 형성하는 제1식각공정과, 상기 구조의 전표면에 제2절연막을 형성하는 공정과, 상기 패드들 상의 제2절연막을 소정부분 제거하여 패드들을 노출시키는 제2식각공정과, 상기 구조의 전표면에 제2도전층을 소정두께로 형성하는 공정과, 상기 패드들의 상부 및 패드들 상의 제2절연막상의 제2도전층을 제외한 제2도전층을 제거하여 저항막을 형성하는 제3식각공정과, 상기 구조의 전표면에 제3절연막을 형성하는 공정과, 상기 패드들상의 제3절연막을 소정부분 제거하여 상기 저항막을 노출시켜 접촉장을 형성하는 제4식각공정과, 상기 접촉창을 통하여 상기 저항막과 연결되는 배선을 형성하는 공정을 구비하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제1도전층을 저저항의 다결정 실리콘막이나 다결정실리콘과 금속실리사이드의 이중막중 어느 하나로 형성하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제2도전층을 1000Å 이하의 두께로 형성하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제2도전층을 다결정실리콘으로 형성하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제2도전층을 금속실리사이드중 하나로 형성하는 반도체장치 제조방법.
- 제1항에 있어서, 상기 제1, 제2또는 제3절연막을 산화규소 및 질화규소로 이루어지는 군에서 선택되어지는 하나의 절연물질로 형성하는 반도체장치 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003576A KR950003221B1 (ko) | 1992-03-04 | 1992-03-04 | 반도체장치 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003576A KR950003221B1 (ko) | 1992-03-04 | 1992-03-04 | 반도체장치 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020574A true KR930020574A (ko) | 1993-10-20 |
| KR950003221B1 KR950003221B1 (ko) | 1995-04-06 |
Family
ID=19329961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003576A KR950003221B1 (ko) | 1992-03-04 | 1992-03-04 | 반도체장치 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950003221B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4141407B2 (ja) * | 2003-06-11 | 2008-08-27 | 株式会社リコー | 半導体装置の製造方法 |
| KR101158392B1 (ko) * | 2005-04-30 | 2012-06-22 | 매그나칩 반도체 유한회사 | 박막 저항 및 그 형성방법, 및 이를 이용한 반도체 소자의제조방법 |
-
1992
- 1992-03-04 KR KR1019920003576A patent/KR950003221B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950003221B1 (ko) | 1995-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0174773A2 (en) | Semiconductor device having interconnection layers | |
| KR890007386A (ko) | 반도체 장치 및 그 제조방법 | |
| US5152869A (en) | Process for obtaining passive thin-layer circuits with resistive lines having different layer resistances and passive circuit made by said process | |
| TW230261B (en) | Semiconductor and process of manufacturing thereof | |
| KR970023863A (ko) | 반도체장치 및 그 제조방법 | |
| KR920017184A (ko) | 반도체 장치의 제조방법 | |
| KR920003461A (ko) | 접촉영역 형성방법 및 그를 이용한 반도체장치의 제조방법 | |
| KR920018843A (ko) | 자기-정합 접점 형성 방법 및 구조 | |
| JP3213909B2 (ja) | 抵抗およびその作製方法 | |
| KR840002162A (ko) | 반도체 장치(半導體裝置) | |
| KR900005602A (ko) | 반도체장치 및 그 제조방법 | |
| KR930020574A (ko) | 반도체장치 제조방법 | |
| KR920015622A (ko) | 집적 회로의 제조방법 | |
| KR970059789A (ko) | 액정 표시 장치의 전극배선 형성방법 | |
| JPH10214833A (ja) | 半導体装置用配線構造及びその製造方法 | |
| Sinha | Interconnect materials technology for VLSI | |
| KR970053870A (ko) | 반도체 장치의 저항체 | |
| KR100415095B1 (ko) | 반도체소자의제조방법 | |
| KR0172544B1 (ko) | 콘택저항 측정용 반도체소자 | |
| KR930009135B1 (ko) | Sram소자용 부하저항체 및 그 제조방법 | |
| KR970063750A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS6068634A (ja) | 半導体装置 | |
| KR930006888A (ko) | 금속 배선막 형성방법 | |
| KR950024265A (ko) | 반도체 장치의 금속 콘택부 구조 및 형성방법 | |
| KR20030000827A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010308 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |