KR930018691A - 반도체장치의 소자분리방법 - Google Patents
반도체장치의 소자분리방법 Download PDFInfo
- Publication number
- KR930018691A KR930018691A KR1019920002966A KR920002966A KR930018691A KR 930018691 A KR930018691 A KR 930018691A KR 1019920002966 A KR1019920002966 A KR 1019920002966A KR 920002966 A KR920002966 A KR 920002966A KR 930018691 A KR930018691 A KR 930018691A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- film
- nitride film
- insulating film
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Abstract
본 발명은 반도체장치의 소자분리방법에 관한 것으로, 반도체기판상에 제1산화막을 형성하는 공정, 상기 제1산화막위에 제1질화막을 형성하는 공정, 상기 제1산화막위에 제1질화막을 형성하는 공정, 상기 제1질화막위에 제1절연막을 형성하는 공정, 상기 제1절연막위에 제2질화막을 형성하는 공정, 상기 제2질화막위에 마스크패턴을 형성하는 공정, 상기 마스크패턴을 적용하여 상기 제1질화막, 제1절연막, 및 제2질화막의 소정영역을 식각하여 개구부를 형성하는 공정, 상기 반도체기판 및 제1산화막에 이르는 필드산화막을 형성하는 공정, 상기 필드산화막 형성공정후 결과물 전면에 불순물이온을 주입하여 채널저지층을 형성하는 공정, 및 상기 제1질화막, 제1절연막, 제2질화막 및 스페이서를 제거하는 공정을 구비하여 이루어지는 것을 특징으로 한다.
따라서, 본 발명에 따른 반도체장치의 제조방법은 원하는 한정된 소자분리영역에만 불순물이온을 주입하여 채널저지층을 형성하므로써 소자분리영역을 최소화할 수 있으며 동시에 안정된 특성을 갖는 반도체장치의 제조를 가능하게하므로 결과적으로 반도체장치의 고집적화에 매우 적합하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3a도 내지 제3f도는 본 발명에 따른 반도체장치의 제조공정의 일실시예를 도시한 공정순서도.
제4a도 내지 제4f도는 본 발명에 따른 반도체장치의 제조공정의 다른 실시예를 도시한 공정순서도.
Claims (16)
- 반도체기판상에 제1산화막을 형성하는 공정, 상기 제1산화막위에 제1질화막을 형성하는 공정, 상기 제1산화막위에 제1질화막을 형성하는 공정, 상기 제1질화막위에 제1절연막을 형성하는 공정, 상기 제1절연막위에 제2질화막을 형성하는 공정, 상기 제2질화막위에 마스크패턴을 형성하는 공정, 상기 마스크패턴을 적용하여 상기 제1질화막, 제1절연막, 및 제2질화막의 소정영역을 식각하여 개구부를 형성하는 공정, 상기 개구부의 내측벽에 스페이서를 형성하는 공정, 상기 반도체기판 및 제1산화막에 이르는 필드산화막을 형성하는 공정, 상기 필드산화막 형성공정후 결과물 전면에 불순물이온을 주입하여 채널저지층을 형성하는 공정, 및 상기 제1질화막, 제1절연막, 제2질화막 및 스페이서를 제거하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제1산화막 형성공정후, 상기 제1산화막위에 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제2항에 있어서, 상기 절연막은 다결정실리콘을 500Å~1500Å정도의 두께로 도포하여 형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제2항에 있어서, 상기 제1질화막, 제1절연막, 제2질화막 및 스페이서의 제거공정시, 상기 절연막도 제거되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제1산화막의 두께는 100Å~1000Å정도인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제1산화막의 두께는 500Å~2000Å정도인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제1절연막은 다결정실리콘, 텅스텐 또는 다른 내열성 금속을 3000Å~7000Å정도이 두께로 도포하여 형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항 또는 제7항에 있어서, 상기 제1절연막은 다결정실리콘이 가장 바람직한 절연막 형성 물질임을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항, 제7항 또는 제8항에 있어서, 상기 제1절연막은 채널저지층 형성시 반도체기판의 소자형성영역내로 불순물이온이 침투하는 것을 막아주는 역할을 하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제2질화막의 두께는 500Å~2000Å정도인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 개구부 내측벽에 스페이서를 형성하는 공정은, 상기 개구부가 형성된 결과물 전면에 단일층 혹은 다층의 물질층을 형성하는 공정, 및 상기 단일층 혹은 다층의 물질층을 이방성식각하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제11항에 있어서, 상기 단일층의 물질층은 500Å~2000Å정도 두께의 질화막, 텅스텐 또는 다른 내열성 금속인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제12항에 있어서, 상기 단일층의 물질은 질화막이 가장 바람직한 물질층을 특징으로 하는 반도체장치의 소자분리방법.
- 제11항에 있어서, 상기 다층의 물질층은 질화막 및 산화막을 순차적층시켜형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제1항에 있어서, 상기 제채널저지층의 형성공정은 불순물이온을 100keV~200keV의 가속에너지로 주입함으로써 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제15항에 있어서, 상기 불순물이온은 상기 반도체기판과 동일전도형임을 특징으로 하는 반도체장치의 소자분리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002966A KR940009580B1 (ko) | 1992-02-26 | 1992-02-26 | 반도체장치의 소자분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920002966A KR940009580B1 (ko) | 1992-02-26 | 1992-02-26 | 반도체장치의 소자분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930018691A true KR930018691A (ko) | 1993-09-22 |
| KR940009580B1 KR940009580B1 (ko) | 1994-10-15 |
Family
ID=19329510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920002966A KR940009580B1 (ko) | 1992-02-26 | 1992-02-26 | 반도체장치의 소자분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009580B1 (ko) |
-
1992
- 1992-02-26 KR KR1019920002966A patent/KR940009580B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009580B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100592401B1 (ko) | 실리콘 카바이드내의 자기 정렬된 전력 전계 효과트랜지스터 | |
| US4945070A (en) | Method of making cmos with shallow source and drain junctions | |
| EP0553791A1 (en) | Capacitor electrode for dram and process of fabrication thereof | |
| US20070215951A1 (en) | Semiconductor devices having silicided electrodes | |
| US5037772A (en) | Method for forming a polysilicon to polysilicon capacitor | |
| KR970013074A (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| US6200840B1 (en) | Method for producing PMOS devices | |
| KR930018691A (ko) | 반도체장치의 소자분리방법 | |
| US3592707A (en) | Precision masking using silicon nitride and silicon oxide | |
| US5195017A (en) | Method for forming a polysilicon to polysilicon capacitor and apparatus formed therefrom | |
| KR950012603A (ko) | 반도체 소자 제조 방법 | |
| KR0144026B1 (ko) | 소자분리막 형성방법 | |
| KR0146626B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR950021090A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JP2005517285A (ja) | 薄い酸化物ライナーを含む半導体デバイスおよびその製造方法 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR930011116A (ko) | 반도체장치의 제조방법 | |
| KR960002742A (ko) | 반도체소자의 제조방법 | |
| KR920010954A (ko) | Mos트랜지스터의 제조방법 | |
| US20090078980A1 (en) | Method for Producing an Integrated Circuit, Integrated Circuit, DRAM Device and Memory Module | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| KR930024135A (ko) | 반도체 소자 분리 방법 | |
| KR970053375A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR970003798A (ko) | 반도체 소자의 분리방법 | |
| KR970053021A (ko) | 반도체 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |