KR930014845A - 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법 - Google Patents
브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법 Download PDFInfo
- Publication number
- KR930014845A KR930014845A KR1019910022696A KR910022696A KR930014845A KR 930014845 A KR930014845 A KR 930014845A KR 1019910022696 A KR1019910022696 A KR 1019910022696A KR 910022696 A KR910022696 A KR 910022696A KR 930014845 A KR930014845 A KR 930014845A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- vsmp
- lead
- outlead
- package
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 238000000465 moulding Methods 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000003780 insertion Methods 0.000 claims description 4
- 230000037431 insertion Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 3
- 239000000758 substrate Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 5
- 229920006336 epoxy molding compound Polymers 0.000 claims 3
- ONBQEOIKXPHGMB-VBSBHUPXSA-N 1-[2-[(2s,3r,4s,5r)-3,4-dihydroxy-5-(hydroxymethyl)oxolan-2-yl]oxy-4,6-dihydroxyphenyl]-3-(4-hydroxyphenyl)propan-1-one Chemical compound O[C@@H]1[C@H](O)[C@@H](CO)O[C@H]1OC1=CC(O)=CC(O)=C1C(=O)CCC1=CC=C(O)C=C1 ONBQEOIKXPHGMB-VBSBHUPXSA-N 0.000 claims 2
- 229940126142 compound 16 Drugs 0.000 claims 2
- 238000007789 sealing Methods 0.000 claims 2
- 238000009966 trimming Methods 0.000 claims 1
- TWYYFYNJOJGNFP-CUXYNZQBSA-N (2s,4r,5s,6s)-2-[(4s,5r)-4-acetyloxy-5-methyl-3-methylidene-6-phenylhexyl]-2-carbamoyl-4-[[(e,4s,6s)-4,6-dimethyloct-2-enoyl]oxymethyl]-5-hydroxy-1,3-dioxane-4,5,6-tricarboxylic acid Chemical compound O1[C@H](C(O)=O)[C@](C(O)=O)(O)[C@](COC(=O)/C=C/[C@@H](C)C[C@@H](C)CC)(C(O)=O)O[C@]1(C(N)=O)CCC(=C)[C@@H](OC(C)=O)[C@H](C)CC1=CC=CC=C1 TWYYFYNJOJGNFP-CUXYNZQBSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도 내지 제 3 도는 통상적인 싱글 인라인 패키지(SIP : Single in line package)의 구성을 보이는 도면으로서 제 1 도는 단면도.
제2도는 제 1 도의 내부 평면도.
제3도는 종래의 Sip가 PCB에 실정된 상태를 도시한 도면.
제4도 내지 제 7 도는 본 발명에 의한 버티컬 스몰 마운팅 패키지(VSMP)를 설명하기 위한 도면으로서 제 4 도 및 제 5 도는 본 발명에 의한 VSMP의 구성을 보이는 단면도.
제6도는 본 발명에 의한 VSMP의 내부 구성을 상세하게 보이는 제 4 도의 내부 평면도.
제7도는 본 발명의 VSMP가 PCB에 실정된 상태를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 칩 11a : 본드패드
12, 12a, 12b : 인너리드 및 장, 단축 인너리드 13 : 리드 프레임
14 : 절연테이프 15 : 금속 와이어
16 : 몰딩 컴파운드 16a : 몰딩라인
17 : 아웃리드 18 : 아웃리드 삽입홈
19 : 서포트바 20 : 기판(PCB)
Claims (5)
- 반도체 패키지 구조에 있어서, 양변부에 복수개의 본드패드(11a)가 구비된 반도체 칩(11)과, 그 반도체 칩(11)의 외부연결단자와 연결되는 인너리드(12)가 길고, 짧은 칩은 리드 형태로 제작된 리드프레임(13)과, 그 리드프레임(13)에 상기 반도체 칩(11)을 부착 고정하기 위한 절연테이프(14)와, 상기 반도체 칩(11)의 본드패드(11a)와 리드프레임(13)의 인너리드(12)를 전기적으로 접속 연결시키는 복수개의 금속와이어(15)와, 와이어 본딩이 끝난 칩(11)을 보호하기 위해 밀폐시키는 에폭시 몰딩 컴파운드(16)를 구비하고, 그 에폭시 몰딩 컴파운드(16)에 의해 몰딩된 몰딩라인(16a)의 일측부에 외부로 돌출되는 리드프레임(13)의 아웃리드(17)가 절곡 삽입되는 아웃리드 삽입홈(18)을 형성하여 구성함을 특징으로 하는 버티컬 스몰 마운팅 패키지(VSMP) 구조.
- 제 1 항에 있어서, 상기 리드프레임(13)은 짧은 인너리드(12a)와, 긴 인너리드(12b)가 순차적으로 배열되어 있고, 그 각각의 리드(12a)(12b) 단부에는 기판(20)과의 접속을 위한 아웃리드(17)가 일정길이로 연장형성되어 있으며 타단부에는 서포트 바(19)가 형성됨을 특징으로 하는 버티컬 스몰 마운팅 패키지(VSMP) 구조.
- 제 2 항에 있어서, 상기 리드프레임(13)의 인너리드(12)는 그 위에 탑재된 칩(11)의 본드패드(11a)와 양쪽 또는 한쪽에서 와이어 본딩됨을 특징으로 하는 버티컬 스몰 마운팅 패키지(VSMP) 구조.
- 제 1 항에 있어서, 상기 몰딩라인(16a)의 일측면에 형성된 아웃리드 삽입홈(18)은 리드(17) 각각의 홈 또는 전체적인 장홈으로 형성됨을 특징으로 하는 버티컬 스몰 마운팅 패키지(VSMP) 구조.
- 반도체 패키지 제작방법에 있어서, 소잉공정에 의해 개개로 분리된 칩(11)을 절연테이프(14)를 이용하여 리드프레임(13)에 부착고정하는 다이 어태치 공정과, 다이 어태치된 칩(11)의 본드패드(11a)와 리드프레임(13)의 인너리드(12)를 금속와이어(15)로 접속 연결시키는 와이어 본딩공정과, 와이어 본딩이 끝난 칩(11)을 보호하기 위해 에폭시 몰딩 컴파운드(16)로 밀폐시키는 몰딩공정과, 몰딩공정이 끝난 패키지의 서포트 바(19)를 절단하는 트리밍 공정과, 패키지 외부로 돌출된 리드프레임(13)의 아웃리드(17)를 몰딩라인(16a)의 아웃리드 삽입홈(18)으로 절곡 삽입시키는 포밍공정을 포함하여 제작됨을 특징으로 하는 버티컬 스몰 마운팅 패키지(VSMP) 제작방법.※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022696A KR940006084B1 (ko) | 1991-12-11 | 1991-12-11 | 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910022696A KR940006084B1 (ko) | 1991-12-11 | 1991-12-11 | 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930014845A true KR930014845A (ko) | 1993-07-23 |
| KR940006084B1 KR940006084B1 (ko) | 1994-07-06 |
Family
ID=19324594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910022696A KR940006084B1 (ko) | 1991-12-11 | 1991-12-11 | 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940006084B1 (ko) |
-
1991
- 1991-12-11 KR KR1019910022696A patent/KR940006084B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940006084B1 (ko) | 1994-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100214463B1 (ko) | 클립형 리드프레임과 이를 사용한 패키지의 제조방법 | |
| US6437429B1 (en) | Semiconductor package with metal pads | |
| KR960009136A (ko) | 반도체 패키지 및 그 제조방법 | |
| US7489021B2 (en) | Lead frame with included passive devices | |
| KR950030323A (ko) | 반도체 장치와 반도체 장치의 생산방법 및 반도체 모듈 | |
| JPH07273268A (ja) | 半導体パッケージ及び半導体パッケージ用リードフレーム | |
| KR980006163A (ko) | 수지밀봉형 반도체장치 및 그의 제조방법 | |
| KR940012549A (ko) | 반도체 펙케지 | |
| US6534344B2 (en) | Integrated circuit chip and method for fabricating the same | |
| US6427976B1 (en) | Lead-frame-based chip-scale package and method of manufacturing the same | |
| KR950004512A (ko) | 반도체장치 및 그 제조방법 | |
| KR930014845A (ko) | 브이에스엠피(vsmp : vertical small mounting package) 구조 및 그 제작방법 | |
| JP2002076234A (ja) | 樹脂封止型半導体装置 | |
| KR950015731A (ko) | 반도체 장치용 패키지 및 그 제조방법 | |
| KR940008290Y1 (ko) | 반도체 패키지 | |
| KR0179833B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100867571B1 (ko) | 전력용 반도체 모듈용 케이스 및 이를 이용한 전력용반도체 모듈의 제조 방법 | |
| JPH02278857A (ja) | 樹脂封止型半導体装置 | |
| KR0119730Y1 (ko) | 버텀 리드형 반도체 패키지 | |
| JPS5826176B2 (ja) | 樹脂封止型半導体装置 | |
| JP2005135938A (ja) | 半導体装置およびその製造方法 | |
| JP2679687B2 (ja) | 樹脂封止型半導体装置 | |
| KR930009035A (ko) | 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법 | |
| KR100567045B1 (ko) | 반도체 패키지 | |
| KR200244924Y1 (ko) | 반도체패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040618 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |