KR930014603A - 라이트(Write)시 전력소모 방지 회로 - Google Patents

라이트(Write)시 전력소모 방지 회로 Download PDF

Info

Publication number
KR930014603A
KR930014603A KR1019910025759A KR910025759A KR930014603A KR 930014603 A KR930014603 A KR 930014603A KR 1019910025759 A KR1019910025759 A KR 1019910025759A KR 910025759 A KR910025759 A KR 910025759A KR 930014603 A KR930014603 A KR 930014603A
Authority
KR
South Korea
Prior art keywords
gate
inverter
output terminal
signal
input
Prior art date
Application number
KR1019910025759A
Other languages
English (en)
Other versions
KR950009233B1 (ko
Inventor
김승민
장성준
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910025759A priority Critical patent/KR950009233B1/ko
Publication of KR930014603A publication Critical patent/KR930014603A/ko
Application granted granted Critical
Publication of KR950009233B1 publication Critical patent/KR950009233B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본발명은 스태틱 램(SRAM)에서 셀에 라이트시 워드라인을 동작시키도록 한 라이트시 전력소모 방지회로에 관한 것으로, 종래에는 라이트시 라이트 인에이블신흐(WE)가 계속해서 로우이면 워드라인이 계속 동작상태에 있게 되어 전류의 소모가 큰 문제점이 있었다.
상기와 같은 종래의 결함을 감안하여 본발명은 라이트(write)시 계속해서 로우인 라이트 인에이블(WE)신호와 데이타입력(Din)에 따라 논리조합하여 A. T. D를 통해 펄스를 발생토록 하여 파워워드라인을 만들어 워드라인의 동작시간을 줄이도록 하여 전력소모를 방지하도록 한다.

Description

라이트(Write)시 전력소모 방지 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 라이트시 전력소모 방지회로도.
제4도는 제3도에 따른 각부의 타이밍도.

Claims (5)

  1. 라이트인에이블(WE)신호를 논리조합하여 각 펄스신호를 발생하는 펄스 신호발생부(40)와, 데이타입력 및 상기 펄스신호발생부(40)의 신호에 따라 데이타를 처리하도록 하는 데이타처리부(50)와, 상기 펄스신호발생부(40) 및 데이타처리부(50)의 출력신호에 대해 라이트시 열화등을 보상하도록 하는 이퀄라이저회로부(60)와, 상기 이퀄라이저회로부(60)의 출력신호 및 인가되는 신호에 따라 펄스 워드라이을 만들어 워드라인의 구동을 제어하는 워드라인 구동제어부(70)로 구성됨을 특징으로 하는 라이트시 전력소모 방지회로.
  2. 제1항에 있어서, 펄스신호발생부(40)는, 라이트인에이블(WE)신호를 일측입 력 단자로 인가받는 노아 게이트(NR4)의 출력단자는 인버터(I4) 및 지연부(41)를 통해 노아 게이트(NR5)에 접속함과 아울러 상기 인버터(I4)를 통해 노아 게이트(NR6)에 접속하며, 입력단자(IN)는 상기 노아 게이트(NR5)의 타측 입력단자에 접속함과 아울러 인버터 체인부(42)를 통해 노아 게이트(NR6)의 타측입력단자에 접속하고, 상기 노아 게이트(NR5)의 출력단자는 인버터(I5)(I6)에 접속하여 구성됨을 특징으로 하는 라이트시 전력소모 방지회로.
  3. 제1항에 있어서, 상기 데이타 처리부(50)는, 데이타입력(Din)신호를 인가받는 노아게이트(NR1)의 출력단자는 지연부(51)를 통해서는 노아 게이트(NR2)에 상기 지연부(51) 및 인버터(I1)를 통해서 노아 게이트(NR3)의 일측입력 단자에 접속하는 타측 입력단자에는 WEBB신호를 접속하고, 상기 노아 게이트(NR2)(NR3)의 출력단자는 각기 인버터(I2)(I3)를 통해 엔모스 트랜지스터(MN1)(MN2)의 소오스에 접속함과 아울러 낸드 게이트(ND1)를 통해 A.T.D(52)에 접속하여 구성됨을 특징으로 하는 라이트시 전력소모 방지회로.
  4. 제1항에 있어서, 상기 이퀄라이저회로부(60)는, 펄스신호(S1)(S2)를 각기 인가받는 노아 게이트(NR7)의 출력단자는 인버티(I8)를 통해 낸드 게이트(ND2)에 접속하고, 입력단자(IN)는 인버터(I7)를 통해 상기 낸드 게이트(ND2)의 타측입력단자에 접속하며, 상기 낸드 게이트(ND2)의 출력단자는 인버터(I9)에 접속하여 구성됨을 특징으로 하는 라이트시 전력소모 방지회로.
  5. 제1항에 있어서, 상기 워드라인 구동제어부(70)는, 입력신호(EQADD)(53)를 인가받는 노아 게이트(NR8)의 출력단자는 지연부(71)를 통해 노아 게이트(NR9)의 일측입력단자에 접속하고, 상기 지연부(71) 및 입력신호(WEBB)를 반전시키는 인버터(I13)의 출력단자는 노아 게이트(NR10)에 접속하고, 상기 노아 게이트(NR10)의출력단자는 인버터(I14)를 통해 샘플/어드레스, 래치제어신호발생부(72)에 접속하며, 상기 노아 게이트(NR9)의 출력단자는 인버터(I11)(I12)에 접속하여 구성됨을 특징으로 하는 라이트시 전력소모 방지회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019910025759A 1991-12-31 1991-12-31 라이트(write)시 전력소모 방지회로 KR950009233B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910025759A KR950009233B1 (ko) 1991-12-31 1991-12-31 라이트(write)시 전력소모 방지회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910025759A KR950009233B1 (ko) 1991-12-31 1991-12-31 라이트(write)시 전력소모 방지회로

Publications (2)

Publication Number Publication Date
KR930014603A true KR930014603A (ko) 1993-07-23
KR950009233B1 KR950009233B1 (ko) 1995-08-18

Family

ID=19327237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910025759A KR950009233B1 (ko) 1991-12-31 1991-12-31 라이트(write)시 전력소모 방지회로

Country Status (1)

Country Link
KR (1) KR950009233B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388214B1 (ko) * 1999-06-30 2003-06-19 주식회사 하이닉스반도체 펄스워드라인신호 발생기
KR100422812B1 (ko) * 1997-06-30 2004-05-24 주식회사 하이닉스반도체 라이트시 정전류를 최소화하는 반도체 메모리 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101896354B1 (ko) * 2017-01-31 2018-09-07 부산외국어대학교 산학협력단 전동력을 이용한 스마트헬스기구와 그 제어방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422812B1 (ko) * 1997-06-30 2004-05-24 주식회사 하이닉스반도체 라이트시 정전류를 최소화하는 반도체 메모리 장치
KR100388214B1 (ko) * 1999-06-30 2003-06-19 주식회사 하이닉스반도체 펄스워드라인신호 발생기

Also Published As

Publication number Publication date
KR950009233B1 (ko) 1995-08-18

Similar Documents

Publication Publication Date Title
JP2000132967A (ja) 高速メモリ―素子でデ―タストロ―ブ信号をバッファ―リングするための装置
JP3406698B2 (ja) 半導体装置
KR20000020260A (ko) 외부 클럭 신호를 가지는 동기형 반도체 메모리 장치
KR970022774A (ko) 출력 제어 회로를 포함하는 디램
KR940016263A (ko) 반도체 메모리 장치
KR880014562A (ko) 연상 메모리
KR960015598A (ko) 용장 메모리 회로를 갖고 있는 반도체 메모리
US5067109A (en) Data output buffer circuit for a SRAM
US5625604A (en) Address transition detection circuit for a memory device having signal delay circuitry
JPH09171688A (ja) 半導体メモリ装置のデータ出力制御回路
KR950007141B1 (ko) 의사 스태틱 ram의 제어회로
KR930014603A (ko) 라이트(Write)시 전력소모 방지 회로
KR100206123B1 (ko) 반도체 메모리장치
KR980011464A (ko) 반도체 메모리의 데이타라인 등화 제어회로
KR960013401B1 (ko) 스태틱 랜덤 억세스 메모리
JP2981870B2 (ja) ライト制御回路
US6301189B1 (en) Apparatus for generating write control signals applicable to double data rate SDRAM
JP2908776B2 (ja) メモリ装置用ライトリカバリ保障回路及び動作信号制御方法
KR100650775B1 (ko) 출력신호를 스위칭할 수 있는 차동 증폭기
KR100583149B1 (ko) 저전압, 고주파에 강한 내부 칼럼 어드레스 스트로브 발생회로
KR100223339B1 (ko) 반도체 장치에서 리프레쉬 동작중 모드전환 방지방법
KR200177248Y1 (ko) 반도체 메모리의 어드레스 천이 검출회로
KR0127234B1 (ko) 컬럼 스타트신호 발생기
KR970017637A (ko) 반도체 메모리장치의 센스앰프 제어회로
KR100266649B1 (ko) 고속메모리의 칼럼버퍼회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040719

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee