KR930011120B1 - 걸형 ic 패캐이지 포밍방법 - Google Patents

걸형 ic 패캐이지 포밍방법 Download PDF

Info

Publication number
KR930011120B1
KR930011120B1 KR1019900019106A KR900019106A KR930011120B1 KR 930011120 B1 KR930011120 B1 KR 930011120B1 KR 1019900019106 A KR1019900019106 A KR 1019900019106A KR 900019106 A KR900019106 A KR 900019106A KR 930011120 B1 KR930011120 B1 KR 930011120B1
Authority
KR
South Korea
Prior art keywords
package
lead
die
forming
punch
Prior art date
Application number
KR1019900019106A
Other languages
English (en)
Other versions
KR920010859A (ko
Inventor
변광유
Original Assignee
현대전자산업 주식회사
정몽헌
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 정몽헌 filed Critical 현대전자산업 주식회사
Priority to KR1019900019106A priority Critical patent/KR930011120B1/ko
Publication of KR920010859A publication Critical patent/KR920010859A/ko
Application granted granted Critical
Publication of KR930011120B1 publication Critical patent/KR930011120B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

걸형 IC 패캐이지 포밍방법
제1a도는 기존의 걸형 IC 패캐이지의 리드 절단공정을 도시한 개략적인 단면도.
제1b도는 1차 포밍 공정을 도시한 개략적인 단면도.
제1c도는 제1b도 가부의 상세도.
제1d도는 2차 포밍공정을 도시한 개략적인 단면도.
제2도는 스트립 형태의 패캐이지 부분 평면도.
제3도는 본 발명에 의한 포밍공정후 리드 절단 공정을 도시한 개략적인 단면도.
* 도면의 주요부분에 대한 부호의 설명
3 및 30 : 패캐이지 3A 및 30A : 리드(Lead)
4 : 펀치 11 : 포밍펀치
31 : 분리바
본 발명은 I.C 패캐이지 포밍방법에 관한 것으로서, 특히, 포밍공정시 각 리드 단부에 발생되는 불규칙한 거침상태를 방지하기 위한 걸형 IC 패캐이지 포밍방법에 관한것이다.
리드가 패캐이지 외측으로 굴곡지는 형상()을 갖는 걸형 I.C 패캐이지(Gull Type I.C Package)는 리드를 원하는 형상으로 형성시키는 포밍(Forming)공정중에 펀치 및 다이(Punch ＆ Die)의 작용압력으로 인하여 리드의 단부에 거침상태(Burr)가 발생된다.
보다 상세히 설명하면, 제1a도는 걸형 I.C 패캐이지의 리드 절단공정을 도시한 개략적인 단면도로서, 상부다이(1)와 하부다이(2) 내에 스트립 형태로 연결된 다수의 I.C 패캐이지(3)를 안착시킨 상태에서 펀치(4)를 이용하여 각각 독립된 리드(3A)의 불필요한 부분 및 분리바를 절단, 제거한다(도면에서 도시된 스트리퍼(5)와, 펀치(4)의 관계는 본 발명과 직접적인 관계는 없으므로 이에 대한 설명은 생략하며, 이러한 구조의 펀치와 다이는 전후로 패캐이지수와 동일한 수로서 일체로 연결된다). 리드(3A)의 절단과정에서 펀치(4)와 하부 다이(2)의 접촉에 의하여 리드(3A)의 절단면이 균일하지 않은 상태가 된다. 리드의 불필요한 부위의 절단후 리드(3A)를 1차 포밍하게 되며, 즉, 제1b도는 리드이 1차 포밍공정을 도시한 개략적인 단면도로서, 1차 포밍다이(21) 상에 패캐이지(3)를 안착한 후 1차 포밍펀치(11)로 가압하여 패캐이지(3)의 리드(3A) 단부를 1차로 상향 굴곡시킨다.
이때 리드(3A)의 단부는 포밍펀치(11)와 다이(21)의 가압력에 의하여 리드(3A)에 입혀진 도금물질(주석, 니켈등)이 리드(3A)의 단부로 밀려지게 된다.
제1c도는 제1b도가 ＂가＂부 상세도로서, 포밍된 리드(3A)의 단부를 도시하며, 리드(3A) 단부에는 전술한 바와 같이 포밍펀치(11)와 다이(21)의 가압력에 의하여 도금물질이 밀려진 상태를 설명한다.
제1b도에서와 같이 1차 포밍된 패캐이지는 제1d도에 도시된 바와같이 2차 포밍되어 각리드가 걸형으로 절곡(점선으로 도시)된 패캐이지가 완성된다.
이상에서와 같이 독립적으로 분리된 각리드는 리드 절단공정에서 절단부위가 불균일하게 형성하며, 1차 포밍공정에서는 펀치와 다이의 가압력에 의하여 리드 단부에 도금물질이 밀려 거친 상태가 된다.
리드 단부가 거친 상태의 IC 패캐이지는 인쇄회로기판(PCB)에 장착할 경우 인접된 리드의 거친부위가 서로 접촉되어 단락을 발생시키므로 조립상 불량이 야기된다.
이에 본 발명은 포밍공정을 새롭게 하여 상술한 바와같이 도금물질의 밀림에 의한 리드의 단부에 발생되는 불균일한 형태를 방지하는데 있다.
본 발명에 따른 걸형 IC 패캐이지 포밍방법을 스트립 형태로 구성되는 다수의 패캐이지간에 위치하여 대응하는 각 리드의 단부가 고착되어 있는 상태의 다수의 분리바를 좌우로 1/2씩 분리시키는 단계와, 분리바를 1/2씩 분리시킨후 사이와 펀치를 이용하여 각 패키이지의 다수의 리드 단부를 상향 굴곡시키는 제1포밍단계와, 다수의 리드 단부를 1차 상향 굴곡시킨 상태에서 다이와 펀치를 이용하여 각패캐이지의 다수의 리드를 하향 굴곡시키는 제2포밍 단계와, 각리드의 불필요한 단부 및 이에 일체화된 분리바를 절단하는 리드 절단단계 및, 각 패캐이지와 사이드 레일을 분리하여 독립적인 패캐이지로 형성하는 단계를 순차적으로 실시하는 것을 특징으로 한다.
이하 본 발명을 첨부한 도면을 참고하여 상세히 설명한다.
제1a도 내지 제1d도는 기존의 걸형 IC 패캐이지 절단공정 및 포밍공정을 설명하는 개략적인 단면도로서, 명세서 서두에서 설명하였기에 중복 설명은 생략한다. 제2도는 본 발명을 설명하기 위한 IC 패캐이지의 일부 평면도로서, 다수의 IC 패캐이지가 사이드 레일에 일체화된 스트립 형태이며, 각 패캐이지(30)의 다수의 리드(30A)는 대응하는 분리바(31)에 각각 고착되어 있다.
본 발명에 따른 포밍방법을 설명하면, 먼저 스트립 형태를 유지한 상태에서, 각 패캐이지의 사이에 위치되어 각리드(30A)의 단부가 양측면에 고착된 다수의 분리바(31)를 그폭이 양분되도록 절단한다.
따라서, 각 IC 패캐이지(30)는 서로 분리된 상태로 상, 하 사이드레일(32)에 연결된다. 이상태에서 스트립을 1차 포밍 다이(도시되지 않지만 제1b도의 다이형상과 동일함)에 안착시킨다(포밍다이는 다수의 패캐이지가 동시에 안착될 수 있도록 구성됨).
1차 포밍 공정은 제1b도의 설명에서 기술한 방법과 동일하다. 다수의 리드단부가 분리바에 의하여 연결된 상태에서 다이상에 얹혀진 각패캐이지를 펀치로 가압하여 각리드를 1차 포밍시킬 경우 각 리드 단부에는 폭이 반으로 분리된 분리바가 고착되어 있으므로 펀치와 다이의 가압력에 의하여 도금물질이 리드 단부에 고착된 분리바까지 밀리게된다.
1차 포밍 공정이후 스트립 형태로 인체화된 기술된 다수의 패캐이지는 2차 포밍 공정(제1d도의 설명에 기술된 공정과 동일)을 실시한 다음(각 리드의 단부에는 분리바가 고착되어 있는 상태)가 패캐이지 리드의 불필요한 부분을 제거한다. 2차 포밍 공정이 완료된 IC 패캐이지의 리드를 절단하는 다이는 제3도에 도시된 바와같이 상, 하부 다이(41,42)와 펀치(41)를 리드(30A)의 형상에 맞게 구성하므로서 아무 문제가 없으며, 도금물질이 밀린 상태에서 리드를 절단하므로 절단된 리드단부는 균일한 형상을 갖는다.
리드(30A)의 불필요한 단부를 절단시키면, 단부에 고착된 분리바도 함께 제거되며, 최종적으로 각각 분리된 상태의 각패캐이지와 사이드 레일을 연결하는 부분(패드지지바)를 절단하여 패캐이지를 날개로 분리한다.
이상과 같은 본 발명은 IC 패캐이지 포밍공정을 개선하여 포밍공정에 이용하는 펀치 및 다이의 가압력에 의하여 리드에 발생할 수 있는 도금물질의 밀림 현상을 방지할 수 있어 양호한 품질을 갖는 IC 패캐이지를 생산할 수 있다.

Claims (1)

  1. 걸형 IC 패캐이지를 포밍하는 방법에 있어서, 스트립 형태로 구성되는 다수의 패캐이지간에 위치하여 대응하는 각 리드의 단부가 고착되어 있는 상태의 다수의 분리바를 좌우로 1/2씩 분리시키는 단계와, 분리바를 1/2씩 분리시킨후 다이와 펀치를 이용하여 각 패캐이지의 다수의 리드 단부를 상향 굴곡시키는 제1포밍 단계와, 다수의 리드 단부를 1차 상향 굴곡시킨 상태에서 다이와 펀치를 이용하여 각패캐이지를 다수의 리드를 하향굴곡시키는 제2포밍 단계와, 각리드의 불필요한 단부 및 이에 일체화된 분리바를 절단하는 리드 절단단계 및, 각 패캐이지와 사이드 레일을 분리하여 독립적인 패키이지로 형성하는 단계를 순차적으로 실시하는 것을 특징으로 하는 걸형 IC 패캐이지 포밍방법.
KR1019900019106A 1990-11-24 1990-11-24 걸형 ic 패캐이지 포밍방법 KR930011120B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900019106A KR930011120B1 (ko) 1990-11-24 1990-11-24 걸형 ic 패캐이지 포밍방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900019106A KR930011120B1 (ko) 1990-11-24 1990-11-24 걸형 ic 패캐이지 포밍방법

Publications (2)

Publication Number Publication Date
KR920010859A KR920010859A (ko) 1992-06-27
KR930011120B1 true KR930011120B1 (ko) 1993-11-24

Family

ID=19306480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019106A KR930011120B1 (ko) 1990-11-24 1990-11-24 걸형 ic 패캐이지 포밍방법

Country Status (1)

Country Link
KR (1) KR930011120B1 (ko)

Also Published As

Publication number Publication date
KR920010859A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
KR930011120B1 (ko) 걸형 ic 패캐이지 포밍방법
JP2003045749A (ja) アルミ電解コンデンサの成形方法、仮曲げダイス、仮曲げリ−ドガイド、本曲げダイスおよび自動加工機での製造方法
JP3175504B2 (ja) リードフレームの製造方法および製造装置
JPH07211838A (ja) 半導体装置のリードカット装置
JPH06268021A (ja) フィルムキャリア打抜き金型
JPS59215758A (ja) 半導体リ−ド成形方法
JPH07297335A (ja) リードフレームの製造方法およびその製造装置
JP3372247B2 (ja) プリント配線母板加工用金型及び実装用基板の製造方法
US5396933A (en) Package for a semiconductor device including a lead shaping assembly
CN213002164U (zh) 一种服务器侧板零件的正反面拉伸成型模具
JP2566873B2 (ja) 順送り金型のストリッパープレート
JPH07221239A (ja) リード整形装置
CN210080454U (zh) 一种高精度零件防止变形的落料装置
JP2944592B2 (ja) リードの切断装置
KR200145263Y1 (ko) 리드 프레임
KR200341562Y1 (ko) 리드프레임 금형
JP3405303B2 (ja) リードフレーム及び電子部品の製造方法
JPH0828453B2 (ja) 半導体装置のリード成形方法
JPH0936291A (ja) タイバーカット方法および装置
JP3023626B2 (ja) リードカット装置
KR0123314Y1 (ko) 반도체 제조장비에 있어서의 더블 포밍장치
KR0125114Y1 (ko) 반도체 팩키지의 리드성형장치
JP2591281Y2 (ja) Ｉｃリード成形金型
JP4175623B2 (ja) 母板加工用金型及び加工板の製造方法
JPH05277565A (ja) 電気接触子の曲げ加工方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19901124

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19901124

Comment text: Request for Examination of Application

PG1501 Laying open of application
G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19931030

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19940218

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19940516

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19940516

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19961029

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19970829

Start annual number: 5

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19991021

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20001019

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20021018

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee