KR930011004A - 분리된 잉여(Redundancy)셀 어레이를 갖는 메모리 소자 - Google Patents

분리된 잉여(Redundancy)셀 어레이를 갖는 메모리 소자 Download PDF

Info

Publication number
KR930011004A
KR930011004A KR1019910021108A KR910021108A KR930011004A KR 930011004 A KR930011004 A KR 930011004A KR 1019910021108 A KR1019910021108 A KR 1019910021108A KR 910021108 A KR910021108 A KR 910021108A KR 930011004 A KR930011004 A KR 930011004A
Authority
KR
South Korea
Prior art keywords
cell
array
arrays
cell array
memory
Prior art date
Application number
KR1019910021108A
Other languages
English (en)
Other versions
KR950000427B1 (ko
Inventor
최재명
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019910021108A priority Critical patent/KR950000427B1/ko
Publication of KR930011004A publication Critical patent/KR930011004A/ko
Application granted granted Critical
Publication of KR950000427B1 publication Critical patent/KR950000427B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 고밀도 메모리 소자에서 문제가 되고 있는 셀 어레이의 불규칙 장애 비트를 교정하기 위한 기능을 갖는 메모리에 관한 것으로서, 특히, 잉여(Redundancy)셀을 셀 어레이에서 분리하여 주변에 배치한 메모리 소자에 관한 것이다.
본 발명은 첫째, 잉여 셀을 서브 셀 어레이(7)와 분리시켜 주변회로의 빈공간에 위치시킬 수 있으므로 칩 면적에 대한 영향을 거의 미치지 않는다. 둘째, 장애가 발생한 셀과 잉여셀을 셀 별로 대치하므로 효율적인 장애처리가 이루어진다. 세째, 셀 교체시 잉여 셀에 의한 속도 지연이 없다. 네째, 기존의 방식 보다 장애복구성공율이 높은 특징이 있다.

Description

분리된 잉여(Redundancy)셀 어레이를 갖는 메모리 소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 일실시예에 따른 구성도.

Claims (3)

  1. 메모리 셀의 장애를 복구하기 위하여 잉여 셀 어레이를 구비하는 메모리 소자에 있어서, 셀 어레이(1,1´), 상기 셀 어레이(1,1´)의 중앙에 설치되고 열 어드레스 버퍼 및 데이타 액세스 장치에 연결되는 열 디코더(4), 상기 열 디코더(4)에 의해 양분된 셀 어레이(1,1´)에 연결되고 행 어드레스 버퍼에 연결되는 두개의 행 디코더(5,5´)로 구성되는 다수의 서브 셀 어레이(7)와, 상기 다수의 셀 어레이(7)의 각각에 연결되어 상기 셀 어레이(1,1´)에 장애 비트가 발생할 경우에 장애가 발생한 셀과 예비 셀(6´)을 셀 별로(Cell－to－Cell) 교체하도록 셀 어레이와 분리되어 설치된 다수의 단위 잉여 서브 셀 어레이(8)를 포함하여 구성되는 것을 특징으로 하는 메모리 소자.
  2. 제1항에 있어서, 상기 단위 잉여 서브 셀 어레이(8)는, 예비 셀 어레이(11,11´)와 상기 예비 셀 어레이(11,11´)의 중간에 설치되고 상기 열 디코더(4)와 병렬로 연결된 예비 열 디코더(10)와, 상기 예비 열 디코더(10)에 의해 양분된 예비 셀 어레이(11,11´)에 연결되고 상기 행 디코더(5,5´)에 병렬로 연결된 예비 행디코더(9)로 구성되는 것을 특징으로 하는 메모리 소자.
  3. 메모리 셀의 장애를 복구하기 위하여 잉여 셀 어레이를 구비하는 메모리 소자에 있어서, 셀 어레이(1,1´), 상기 셀 어레이(1,1´)의 중앙에 설치되고 열 어드레스 버퍼 및 데이타 액세스 장치에 연결되는 열 디코더(4), 상기 열 디코더(4)에 의해 양분된 셀 어레이(1,1´)에 연결되고 행 어드레스 버퍼에 연결되는 두개의 행 디코더(5,5´)로 구성되는 다수의 서브 셀 어레이(7)와, 상기 다수의 셀 어레이(7)에 연결되는 다수의 서브 셀 어레이(7)와, 상기 다수의 셀 어레이(7)에 연결되어 상기 셀 어레이(1,1´)에 장에 비트가 발생할 경우에 장애가 발생한 셀과 예비 셀(12)을 별로(Cell－to－Cell)교체하도록 셀어레이와 분리되어 설치된 전체 잉여 서브셀 어레이(8)를 포함하여 구성되는 것을 특징으로 하는 메모리 소자.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910021108A 1991-11-25 1991-11-25 분리된 잉여(Redundancy) 셀 어레이를 갖는 메모리 소자 KR950000427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910021108A KR950000427B1 (ko) 1991-11-25 1991-11-25 분리된 잉여(Redundancy) 셀 어레이를 갖는 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910021108A KR950000427B1 (ko) 1991-11-25 1991-11-25 분리된 잉여(Redundancy) 셀 어레이를 갖는 메모리 소자

Publications (2)

Publication Number Publication Date
KR930011004A true KR930011004A (ko) 1993-06-23
KR950000427B1 KR950000427B1 (ko) 1995-01-19

Family

ID=19323418

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910021108A KR950000427B1 (ko) 1991-11-25 1991-11-25 분리된 잉여(Redundancy) 셀 어레이를 갖는 메모리 소자

Country Status (1)

Country Link
KR (1) KR950000427B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443527B1 (ko) * 1999-06-30 2004-08-09 주식회사 하이닉스반도체 로오 리던던시 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443527B1 (ko) * 1999-06-30 2004-08-09 주식회사 하이닉스반도체 로오 리던던시 회로

Also Published As

Publication number Publication date
KR950000427B1 (ko) 1995-01-19

Similar Documents

Publication Publication Date Title
JP2948564B2 (ja) メモリをフォールトトレラントにする可変サイズ冗長置換アーキテクチャ
KR950011728B1 (ko) 온-칩 ecc 및 최적화된 비트 및 워드 여유도를 갖는 dram
JP2948563B2 (ja) 可変サイズ冗長置換構成を使用してメモリをフォールト・トレラントにする方法
US6717871B2 (en) Semiconductor device with flexible redundancy system
US4648075A (en) Redundancy circuit for a semiconductor memory device
EP0847010B1 (en) Row redundancy block architecture
EP0122525A2 (en) Parallel-shift failure reconfiguration
JP2575919B2 (ja) 半導体記憶装置の冗長回路
KR940012388A (ko) 수율이 향상되는 반도체메모리장치 및 그 쎌어레이 배열방법
US4456980A (en) Semiconductor memory device
EP0077204B1 (en) Error-correcting memory with low storage overhead and fast correction mechanism
US6041422A (en) Fault tolerant memory system
KR20070057336A (ko) 공통 퓨즈 블락을 갖는 메모리 장치
KR100305936B1 (ko) 결함허용메모리소자와그제조방법
KR100305934B1 (ko) 가변도메인리던던시교체구조를구비한메모리소자
US5523975A (en) Redundancy scheme for monolithic memories
JPH0831573B2 (ja) ダイナミックｒａｍ
JP3862220B2 (ja) 半導体記憶装置
US6072735A (en) Built-in redundancy architecture for computer memories
KR930011004A (ko) 분리된 잉여(Redundancy)셀 어레이를 갖는 메모리 소자
JP3230795B2 (ja) 読み出し専用半導体記憶装置
KR19990052953A (ko) 뱅크공통 구제회로
KR100266624B1 (ko) 메모리 리던던시 회로
JP2767841B2 (ja) 半導体メモリ装置
WO1998028746A1 (en) Redundancy for wide hierarchical i/o organizations

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee