KR100305936B1

KR100305936B1 - 결함허용메모리소자와그제조방법

Info

Publication number: KR100305936B1
Application number: KR1019980028858A
Authority: KR
Inventors: 도시아키 기리하타; 가브리엘 다니엘; 진-마르크 도투; 칼-피터 페펄
Original assignee: 포만 제프리 엘; 인터내셔널 비지네스 머신즈 코포레이션; 칼 하인쯔 호르닝어; 지멘스 악티엔게젤샤프트
Priority date: 1997-07-16
Filing date: 1998-07-16
Publication date: 2001-11-05
Also published as: DE69811155D1; KR19990013942A; EP0892350A3; TW410288B; US5881003A; EP0892350B1; JP3850988B2; EP0892350A2; DE69811155T2; JPH1196799A

Abstract

가변 도메인 리던던시 교체(a variable domain redundancy replacement;VDRR) 구조를 이용하는 결함 허용 메모리 소자(a fault-tolerant memory device)를 제조하는 방법이 기술된다. 이 방법은 ① 메모리를 다수의 기본 메모리 어레이들로 세분하는 단계와, ② 다수의 도메인들―이 도메인들 중 적어도 하나의 도메인은 적어도 그 일부분이 다른 도메인과 공유되어 중첩 도메인 영역(an overlapped domain area)을 형성하고 있고, 이들 도메인들 중 적어도 하나는 기본 어레이들 중 적어도 두 개의 기본 어레이의 일부분들을 중첩하고 있다―을 규정하는 단계와, ③ 도메인들의 각각에 포함되어 있는 결함들을 교체하기 위해 도메인들의 각각에 리던던시 수단을 할당하는 단계와, ④ 도메인들 중 하나의 도메인 내의 결함들 중 적어도 하나를 이 하나의 도메인에 접속되어 있는 리던던시 수단으로 교체하는 단계를 포함하며, 이 하나의 도메인의 적어도 하나의 다른 결함이 중첩 도메인 영역 내에 위치되어 있는 경우에는, 이 적어도 하나의 다른 결함은 도메인들 중 다른 도메인에 접속되어 있는 리던던시 수단에 의해 교체된다. 기본 메모리 어레이들을 지원하는 각각의 리던던시 유닛은 다수의 리던던트 요소를 포함한다. 종래의 고정 도메인 리던던시 교체 설계(the fixed domain redundancy replacement scheme)와는 달리, 리던던시 유닛들은 적어도 두 개의 가변 도메인에 할당되고, 이 때 한 도메인의 적어도 일부는 다른 도메인의 일부와 공유된다. VDRR은 가장 효과적인 도메인을 선택할 수 있도록 해주는데, 특히 랜덤한 결함을 복구하기 위해서는보다 작은 도메인을, 또는 집단화된 결함을 복구하기 위해서는 보다 큰 도메인을 선택할 수 있도록 해준다.

Description

결함 허용 메모리 소자와 그 제조 방법{METHOD OF MAKING A MEMORY DEVICE FAULT TOLERANT USING A VARIABLE DOMAIN REDUNDANCY REPLACEMENT CONFIGURATION}

본 발명은 전반적으로 리던던시 교체 설계(a redundancy replacement scheme)를 이용하여 결함 허용 메모리 소자를 제조하는 방법에 관한 것으로, 특히 기가비트 범위의 DRAM에서 가변 도메인 리던던시 교체 구성(a variable domain redundancy replacement configuration)을 이용하여 결함 허용 메모리 소자를 제조하는 방법에 관한 것이다.

CMOS 기술이 발전함에 따라 컴퓨터 시장은 광범위한 소비자에게 급속히 개방되었다. 오늘날의 멀티미디어 어플리케이션들은 적어도 8MB, 더 바람직하게는 16MB 메모리까지 필요로 하며, 이로 인해 컴퓨터에서 메모리 시스템의 상대적인 비용이 증가하게 된다. 가까운 미래에는 아마도 32MB 컴퓨터와 64MB 컴퓨터가 상용화될 것이며, 이것은 256Mb 이상의 DRAM(Dynamic Random Access Memory)에 대한 잠재적인 수요를 암시하는 것이다. 하지만 개발 단계에서는 이미 기가비트(Gigabit) 범위의 DRAM이 진행중인데, 이것은 상품의 신뢰성은 보장하지만 이러한 메모리 소자의 설계 및 제작을 더 복잡하게 만드는 새로운 기술의 도입을 수반한다. 그 결과로 발생하는 거대한 어레이 사이즈나 리소그래피의 어려움들을 고려하여 예전보다 칩 수율을 증가시키는 것이 더 중요하다. 프로세스 엔지니어들은 마스크 결함을 최소로 줄이며 궁극적으로는 제거하려고 지속적으로 시도하고 있다. 칩에 불가피하게 남아있는 결함들은 특별한 회로 설계, 보다 구체적으로는 리던던시 교체를 이용함으로써 일반적으로 제거된다.

본 발명은 도메인 개념에 근거하는 신규한 구성이다. 본 발명에서 칭하고 있는 도메인은 엄격히 잘 규정된 경계들에 의해 한정되는 것이 아니다. 어떤 도메인들은 다수의 메모리 어레이들을 포함할 만큼 클 수도 있으며, 다른 도메인들은 그 사이즈가 작아서 하나의 메모리 어레이의 몇 부분만을 포함할 수도 있다. 그 사이즈에 관계없이 각각의 도메인에는 그 도메인 내부에 위치하고 있는 결함들을 교체하기 위한 다수의 리던던시 회로가 구비되어 있다. 도메인들 사이가 중첩되도록 함으로써, 두 개의 도메인에 의해 제공되고 있는 어레이에서 결함이 발견될 경우, 중첩된 도메인들의 공통 영역내에 위치하고 있는 리던던시 회로들중 어떤 것을 이용하여 해당 메모리 어레이의 결함을 복구하는 것이 가능해진다. 의심의 여지없이, 결함의 수가 그 어레이를 포함하고 도메인(혹은 도메인들)에서 이용가능한 리던던시의 수를 초과하면, 이 설계(scheme)는 실패할 것이며, 메모리는 복구불가능하다. 그러나, 본 발명에 따르면, 제 1 도메인 내부의 모든 리던던시들이 고갈되더라도 제 1 도메인과 중첩되어 있는 다른 도메인 내부의 현재 미사용 리던던시들이 이 제 1 도메인 내부에서 복구되지 않고 남아있는 나머지 결함들을 복구하기 위한 수단으로서 이용된다.

도메인들은 임의의 사이즈로 고정될 수도 있고, 임의의 구성으로 배열될 수도 있다. 도메인들은 서로 중첩되거나 나란히 위치할 수 있다. 중첩된 도메인의 이점은 이러한 아키텍쳐에 따를 경우 두 도메인의 공통 영역에 위치하고 있는 결함들을 두 도메인중 하나에 위치하고 있는 리던던시 요소를 이용해 복구할 수 있다는 것이다. 이러한 이점은 특히 중요한데, 그 이유는 소정 시간에 하나의 도메인에서 이용가능한 복구 수단이 완전히 고갈되더라도 중첩되어 있는 또 다른 도메인의 이용가능성을 유익하게 이용하여 처음의 도메인에서 이행되지 않고 남아있는 복구 작업이 완료되도록 도와줄 수 있기 때문이다.

몇몇 도메인들은 하나의 어레이내에 포함될 수도 있으며, 혹은 그와 달리 다수의 어레이가 하나의 도메인내에 포함될 수도 있다. 이런 식으로, 설계자는 설계의 복구성을 최적화하도록 소정의 도메인 구성과 사이즈 선택을 이용할 수 있다.

종래의 리던던시 구성들은 전형적으로 고정 도메인 리던던시 교체(a Fixed Domain Redundancy Replacement ; FDRR) 아키텍쳐를 채용하며, 이러한 FDRR 아키텍쳐에서 리던던시 요소들은 각각의 로우(row) 및 칼럼(column) 리던던시에 대해 고정된 사이즈의 도메인 내의 결함 요소들을 교체하는데 이용된다.

FDRR 아키텍쳐에 속하는 여러 가지 구성들은 수 년에 걸쳐 성공적으로 구현되어왔다. 저밀도(low density) DRAM에 흔히 이용되는 대표적인 FDRR 구성을 도 1에 도시하였다. 도 1에는 고정된 사이즈의 도메인 내부의 결함 요소를 교체하는데 이용되는 다수의 리던던시 유닛(redundancy units; RU)이 도시되어 있고, 이들 리던던시 유닛들은 메모리를 포함하고 있는 각각의 서브 어레이에 부가되어 있다.각각의 리던던시 유닛(redundancy unit : RU)은 다수의 리던던시 요소(redundancy elements; REs)를 포함하며(예를들면, 도 1에서는 한 개의 RU당 두 개의 RE가 예시되어 있다), 이들 RE는 해당 서브 어레이 내부에 존재하는 결함들('X'로 표시됨)을 복구하는데 이용된다. 인트라-블록형 교체(intra-block replacement)로 알려진 이러한 설계는 고속 메모리를 위해 서브 어레이의 개수가 증가할수록 리던던시 영역이 차지하는 오버헤드(redundancy area overhead)를 증가시키게 되는데, 그 이유는, 각각의 서브 어레이는 교체용으로 한 개의 고정 도메인(a fixed domain)을 포함하고 있고, 서로 다른 서브 어레이들 내의 도메인들은 상호 배타적이기 때문이다. 이러한 설계는 각각의 서브 어레이 내에 적어도 하나, 바람직하게는 두 개의 RU를 필요로 한다. 따라서, 소정의 서브 어레이내에서 결함들이 집단적으로 발생되면, RU 구성에 있어서의 융통성 결여(inflexibility)로 인해 RU의 효율이 상당히 떨어지고, 결국 칩 수율이 사실상 감소된다. 전술한 것과 같은 설계는 티. 키리하타(T. Kirihata et al.) 등이 "IEEE Jounal of Solid State Circuit", 1992년 9월판, 제 27권, pp.1222-1228에 발표한 "A 14ns 4Mb DRAM with 300mW Active Power"라는 제목의 논문에 설명되어 있다.

신축적 리던던시 교체 구성(a flexible redundancy replacement configuration)으로 알려진 또 다른 FDRR 리던던시 교체 구조가 도 1b에 도시되어 있다. 도 1b에서는 메모리가 대규모의 고정 RU 도메인을 단일 리던던시 어레이로 구비하여, 이것을 이용해 메모리 내의 어느 위치든 결함 요소를 선택적으로 교체하도록 묘사되어 있다. 이러한 구성에 있어서 RU 내부의 RE들은 메모리 내부의 임의의 서브 어레이 내에 위치하고 있는 결함들('X'로 표시됨)을 복구할 수 있다. 이 구조가 이전에 설명한 인트라-블록형 교체보다 유리한 점은, 몇 개의 RU를 갖는 하나의 섹션(section), 즉 리던던시 어레이가 메모리를 형성하고 있는 임의의 갯수의 서브 어레이를 복구하는데 효과적으로 사용될 수 있다는 것이다. 이는 이전의 설계에 비해 영역(점유 영역으로 지칭됨)을 상당히 감소시킬 수 있지만, 메모리를 형성하는 모든 서브 어레이들을 적절히 복구하는 데에는 상당 수의 추가 제어 회로를 필요로 하고 있다.

전술한 구성들과 관련한 상세한 내용과 여러 가지 트레이드오프들(trade-offs)은 티. 키리하타(T. Kirihats et al.) 등이 "Digest of Technical Papers of the 1995 symposium on VLSI Circuits", pp. 107-108에 발표한 "A Fault-Tolerant Design for 256Mb DRAMs"라는 제목의 논문과, 티. 수기바야시(T. Sugibayashi et al.) 등이 "IEEE Jounal of Solid State Circuit", 1993년 11월판, 제 28권, pp.1092-1098에 발표한 "A 30ns 256Mb DRAM with Multi-divided Array Structure"라는 제목의 논문과, 에이치. 엘. 칼터(H. L. Kalter) 등이 "IEEE Jounal of Solid State Circuit", 1990년 10월판, 제 25권, pp.1110-1128에 발표한 "A 50ns 16Mb DRAM with 10ns Data Rate and On-Chip ECC"라는 제목의 논문에서 찾아볼 수 있을 것이다.

요약하면, 고정 도메인 리던던시 교체(FDRR) 구조는 고정된 사이즈의 다수 개의 도메인으로 구성되어 있고, 이들 도메인 각각은 독립적으로 이용되어 자신의 내부에 포함된 결함을 교체한다. 이 개념을 칩에 대해 전개하면, 칩 내부의 모든결함을 복구하기 위해 각기 서로에 대해 상호 배타적이고 고정된 사이즈를 갖는 몇 개의 도메인을 발견할 수 있을 것이다.

FDRR 아키텍쳐는 인트라-블록형 교체 구조에 이용될 수 있고, 이때 작은 도메인들이 최소의 회로를 이용해 결함을 복구 가능하게 한다. 그러나, 이러한 구조는 집단화된 결함들을 복구하는데는 효과가 없다. 두 번째 FDRR 구조 즉, 신축적 리던던시 교체 아키텍쳐에서는, 이런 아키텍쳐에서 전형적인 큰 도메인들이 집단화된 결함들에 대해 양호한 복구성을 제공한다. 그러나 회로의 오버헤드가 사실상 증가하고, 이것은 상당히 불리한 점이다.

신축적 리던던시 교체는 한정된 개수의 결함들을 복구하는데는 매우 효과적인데, 특히 결함들이 비트 라인(단일 비트 또는 다중 비트), 워드라인(단일 워드 또는 다중 워드) 등에 영향을 미칠 경우 효과적이며, 이러한 결함들은 모두 "장치적 결함(hard faults)"의 범주에 속하는 것들이다. 하지만, 신축적 리던던시 교체는 두 번째 종류의 결함 즉, 약한 셀에서 DRAM 셀을 형성하는 캐패시터에 저장된 비트가 시간이 지남에 따라 점차 소실되어 결국 결함을 발생시키게 되는 "보존성 결함(retention faults)"을 극복하기 위해서 상당 수의 RU( 및 그에 대응하는 제어회로)를 필요로 한다는 점에서 또다른 명백한 단점을 갖는다. 이러한 단점은 보존성 결함의 수가 장치적 결함의 수를 훨씬 초과하기 때문에 특히 골치거리이다.

메모리 내부의 장치적 결함으로 되돌아가서, 이런 유형의 결함들은 집단화하는 경향이 있다. 따라서, 인트라-블록형 교체법은 그 빈약한 융통성으로 인해 흔히 실패하게 된다. 장치적 결함은 일반적으로 그다지 많지 않으며, 하나의 큰 도메인에서 작은 RU들을 이용해 이상적으로 복구될 수 있다. 신축적 리던던시 교체는 장치적 결함을 복구하는 데에는 양호한 해결법으로, 이들 결함들은 작은 RU들을 갖는 단일의 큰 도메인에 의해 복구될 수 있다. 예를 들어, 하나의 도메인이 4개의 집단적인 결함을 포함하고 있을 경우, 이 도메인에서 결함들을 복구하기 위해서는 4개의 RU가 필요하다. 인트라-블록형 교체법을 이용해 각각의 소형 도메인내에 4개의 RU를 설계하는 것은 너무나 많은 오버헤드를 요구한다. 이러한 오버헤드가 허용되는 경우일지라도 예를 들어 5개의 집단화된 결함이 존재할 경우에는 결함의 교체가 실패할 수도 있다. 결론적으로, 신축적 리던던시 교체법으로 도메인의 사이즈를 증가시키는 것은 장치적 결함을 복구하는데 중요하다.

한편, 보존성 결함은 메모리 전반적으로 랜덤하게 발생하고, 그 수는 일반적으로 많지만, 이러한 결함들이 칩 전반에 걸쳐 랜덤하게 발생한다는 점에서 명백한 이점이 존재한다. 랜덤한 결함의 경우, 인트라-블록형 교체는 보다 적은 단점들을 제공하는데, 그 이유는 결함들은 많은 소형 서브 어레이 내에서 통계적으로 분포하기 때문이다. 인트라-블록형 교체는 신축적 리던던시 교체시 필요한 리던던시 회로보다 더 적은 수의 리던던시 회로를 이용해 결함을 복구할 수 있다. 의심의 여지없이, 랜덤하게 발생한 보존성 결함을 검출하기 위해 각각의 서브 어레이 내에 하나의 RU가 설계되었다면, 서브 어레이 내에 최소한 하나의 결함이 존재할 경우 이러한 구성은 보존성 결함을 검출하는데 이상적일 것이다. 반면에, 다수인 보존성 결함의 수는 메모리 소자 내에서 이용가능한 복구 회로의 수보다 압도적으로 많으므로 보존성 결함을 신축적 리던던시 교체법을 이용해 복구하는 것은 어렵다.신축적 리던던시 교체법을 이용해 너무나 많은 결함들을 복구하는 것은 불리한데, 왜냐하면 이 방법은 이용가능한 리던던시 회로를 이용해 이러한 결함들을 복구하는데 상당히 큰 오버헤드를 필요로 하기 때문이다.

전술한 관점에서 보면, 이상적인 리던던시 구성의 중요한 목적은 결함들이 메모리 전반에 걸쳐 랜덤하게 분포되든지 혹은 메모리내에서 집단화되는지 간에 복잡한 리던던시 영역 오버헤드에 대한 부담없이 장치적 결함과 보존성 결함을 복구하는 것이다. 일반적으로 이러한 오버헤드는 리던던시 요소의 오버헤드와 리던던트 제어 회로의 오버헤드로 나뉘어지고, 이들 오버헤드들은 양호한 복구성의 달성 및 메모리의 최적 성능 유지를 위해 최소화되어야 한다.

전술한 몇 가지 범주를 포함한 관련 리던던시 교체 구성들은 아래의 참증에 설명되어 있다.

1996년 2월 13일자로 펠란(Phelan)에게 특허허여된 미국특허 제 5,491,664호에는 분할된 어레이 아키텍쳐 설계로 신축적 리던던시 메모리 블록 요소를 구현하는 것이 개시되어 있다. 이 구성은 메모리 블록과 리던던시 메모리 블록을 구비하며, 이들 블록들은 하나의 메모리 서브 어레이 내의 리던던시 메모리가 또 하나의 서브 어레이에 의해서도 공유될 수 있도록 하기 위해 판독 버스에 접속되어 있다.

1995년 12월 12일자로 후지와라(Fujiwara)에게 특허허여된 미국특허 제 5,475,648호에는, 적당한 어드레스 신호가 결함 셀의 어드레스와 일치할 때 리던던트 구성으로 제공된 스페어 셀(a spare cell)이 결함 셀을 교체하기 위해 활성화되는 리던던시 구성을 갖는 메모리가 개시되어 있다.

1995년 10월 24일자로 오 승철(Seung-Cheol Oh)에게 특허허여된 미국특허 제 5,461,587호에서는, 로우 리던던시 회로(a row redundancy circuit)가 두 개의 다른 스페어 로우 디코더와 연계하여 이용되는데, 퓨즈 박스들(fuse boxes)을 판정에 이용하여, 로우 리던던시 제어 회로에 의해 발생된 신호들이 결함 로우들이 스페어 로우들과 교체되도록 하고 있다.

1995년 10월 17일자로 리저(Rieger et al.) 등에게 특허허여된 미국특허 제 5,459,690호에는, 결함 메모리 셀을 복구하는 정규 워드 라인이 존재할 경우 결함 메모리 셀이 리던던트 셀과 교체되도록 해주는 리던던트 구조를 갖는 메모리가 개시되어 있다.

1995년 7월 4일자로 힐테바이텔(Hiltebeitel) 등에게 특허허여된 미국특허 제 5,430,679호에는 리던던시용 디코더를 프로그래밍하는 퓨즈 다운로드 시스템이 개시되어 있다. 퓨즈 세트들은 리던던트 디코더에 동적으로 배정될 수 있고, 그 결과 메모리 내의 결함이 있는 로우/칼럼은 다차원적으로 배정되도록 되어 있다.

1994년 3월 15일자로 스티븐스 쥬니어(Stephens, Jr. et al.) 등에게 특허허여된 미국특허 제 5,295,101호에는 결함이 있는 서브 어레이들이 적절한 리던던시 요소들로 교체되도록 하기 위한 2레벨 리던던시 구조가 개시되어 있다.

종래 기술 및 전술한 논의들이 주로 DRAM과 관련하여 설명되었을지라도, 본 기술분야에서 통상의 지식을 가진 사람이라면 전술한 구성이나 아키텍쳐들을 예컨대 SRAM, ROM, EPROM, 플래시 RAM, CAM 등과 같은 다른 종류의 메모리에도 똑같이 적용가능함을 충분히 인지할 것이다.

따라서, 본 발명의 목적은 임의의 크기의 결함 허용 메모리를 제조하는 방법을 제공하는 것이다.

본 발명의 다른 목적은, 가변 도메인 리던던시 교체(a variable domain redundancy replacement;VDRR) 구조를 이용하여, 결함 요소들을 적어도 두 개의 가변 도메인―이 도메인들의 일부분들은 서로 중첩되어 있다―으로 선택적으로 교체하는 것이다.

본 발명의 또 다른 목적은 리던던시 유닛을 이용하여, 결함을 적어도 두 개의 가변 도메인―이 도메인들의 일부분들은 서로 중첩되어 있다―으로 복구하는 것이다.

본 발명의 또 다른 목적은 가장 효과적이고 효율적인 복구 도메인을 선택하여 메모리 소자 내부의 결함들을 제거함으로써, 임의의 장치적 결함과 보존성 결함의 조합을 포함하는 모든 사이즈의 메모리를 동적으로 복구하여, 칩 수율을 향상시키는 것이다.

본 발명의 또 다른 목적은 한 종류의 결함만을 치중하여 복구하는 것이 아니라 메모리 내부의 장치적 결함과 보존성 결함을 동시에 제거하는 것이다.

본 발명의 또 다른 목적은 종래의 상호 배타적인 고정 도메인 리던던시 교체(FDRR) 구성을 대신하여 가변 도메인 리던던시 교체(VDRR) 구성을 이용하는 것이다.

본 발명의 더욱 특별한 목적은 VDRR 구성을 이용하여 RU와, RU에 필요한 관련 회로를 최소화하는 것이다.

계속해서 본 발명의 또다른 목적은 추가적인 전력 소모없이, 그리고 메모리의 속도를 감속시킴이 없이 메모리 내의 장치적 결함 및 보존성 결함이 복구되도록 보장하는 것이다.

도 1a는 종래 기술의 FDRR 인트라-블록형 교체 설계가 마련되어 있는 메모리의 개략도로서, 메모리의 여러 섹션내의 결함 로우들이 각각의 해당 섹션내의 결함 로우를 교체하는 RE들을 이용해 정정되는 방법을 도시하는 도면,

도 1b는 종래 기술의 FDRR 신축적 리던던시 교체 설계가 마련되어 있는 메모리의 개략도로서, 메모리의 한 쪽 끝에 집단화되어 있는 RE 어레이를 이용하여 메모리 내부의 임의의 위치에 있는 결함 로우들을 선택적으로 교체하는 것을 도시하는 도면,

도 2a 및 도 2b는 총 결함수 n 및 총 도메인 수 m일 때, 적어도 x개의 결함을 찾을 누적 결함 확률 ∑P을 보여주는 도면,

도 2c 내지 도 2e는 본 발명의 바람직한 실시예에 따라 도메인 A, B, C에 의해 각각 복구되는 메모리 어레이의 개략적인 예시도,

도 3은 본 발명의 바람직한 실시예에 따라 도 2c 내지 도 2e에 도시된 세 개의 도메인 A, B, C가 서로의 상부에 중첩되어 있는 것을 개략적으로 예시한 도면,

도 4a는 256Mb DRAM에 VDRR 구성이 적용되는 방법을 보여주는 개략도,

도 4b는 1Mb 도메인에 4개의 인트라-블록 교체용 RU를 이용하는 FDRR에서 시뮬레이트된 복구 가능성과, 4Mb 도메인에 16개의 인트라-블록 교체용 RU개를 이용하는 FDRR에서의 복구 가능성과, 64Mb 도메인에 64개의 신축적 교체용 RU를 이용하는 FDRR에서의 복구 가능성과, (A) 1Mb 도메인에 1개의 RU, (B) 4Mb 도메인에 4개의 RU, (C) 16Mb 도메인에 32개의 RU로 이루어진 가변 도메인들을 이용하는 VDRR에서의 복구 가능성을 차례로 보여주는 도면,

도 5a는 본 발명에 따른, VDRR 구성에 적용가능한 제어 회로를 보여주는 도면,

도 5b는 도 5a에 도시된 VDRR 구성에 적용가능한 타이밍도,

도 6a는 본 발명에 따른 리던던시 유닛 제어 회로의 개략적인 블록도,

도 6b는 도 6a의 블록도에 적용가능한 타이밍도,

도 7a는 메모리 내의 결함 요소들을 교체하기 위해, 도 5a 및 도 6a에 도시된 회로에 의해 제어되는 종래의 어드레스 퓨즈 래치 구조(an address fuse latch arrangement;FLAT)와 마스터 퓨즈 래치 구조(a master fuse latch arrangement;MFLAT)를 도시하는 도면,

도 7b는 도 7a의 구조에 적용가능한 타이밍도.

도면의 주요 부분에 대한 부호의 설명

10 : 칩 15 : 유닛

18, 21, 23 : 도메인 19 : 어레이 블록

20, 30 : NMOS 22 : 리던던시 블록

24 : 리던던시 제어 회로 25, 35 : 캐패시터

28, 38 : 센스 증폭기

본 발명의 기본적인 특징은 본원에서 가변 도메인 리던던시 교체(VDRR)로 일컫고 있는 새롭고 개선된 리던던시 구성을 채용하는 방법으로, 본 발명의 방법은 그 일부들이 서로 중첩되어 있는 적어도 두 개의 가변 도메인 중에서 더 효율적이고 효과적인 하나의 교체 도메인을 사용하도록 하는 것이다. 본 발명자는 VDRR이 상호 배타적인 고정 도메인을 복구에 이용하는 종래의 고정 도메인 리던던시 교체(FDRR) 구성의 단점을 제거한다고 확신하는 바이다.

본 발명의 실시예 1에 따르면, 결함 허용 메모리 소자(a fault-tolerant memory device)를 제조하는 방법은 ① 메모리를 다수의 기본 메모리 어레이들로 세분하는 단계와, ② 도메인들―이들 도메인들의 일부분들은 다른 도메인에 의해 공유되어, 중첩 도메인 영역(an overlapped domain area)을 형성하고 있고, 이들 도메인 중 적어도 하나는 적어도 두 개의 기본 메모리 어레이의 일부분들과 중첩하고 있음―을 규정하는 단계와, ③ 리던던시 수단을 각각의 도메인에 할당하여, 각각의 도메인 내부에 포함되어 있는 결함들을 교체하는 단계와, ④ 도메인들 중 하나의 도메인의 내부에 있는 결함들 중 적어도 하나가 이 하나의 도메인에 접속되어 있는리던던시 수단과 교체되도록 지시하는 단계를 포함하며, 이 때 이 하나의 도메인의 적어도 하나의 다른 결함이 중첩 도메인 영역 내에 위치되어 있는 경우에는, 이 적어도 하나의 다른 결함은 다른 도메인에 접속되어 있는 리던던시 수단에 의해 교체된다.

본 발명의 실시예 2에 따르면, 결함 허용 메모리 소자를 제조하는 방법은 ① 다수의 도메인을 규정하는 단계와, ② 메모리 소자를 기본 메모리 어레이들―이 기본 메모리 어레이들 중 적어도 하나의 기본 메모리 어레이의 상부에는 적어도 하나의 도메인이 연장되어 있고, 이들 도메인 각각의 적어도 일부분들은 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있음―로 편성하는 단계와, ③ 각각의 도메인 내부에 포함되어 있는 결함들을 교체하는 리던던시 수단을 각각의 도메인에 접속시키는 단계와, ④ 각각의 도메인의 내부에 있는 결함들 중 적어도 하나가 이 도메인에 접속되어 있는 리던던시 수단으로 교체되도록 제어하는 단계와, ⑤ 이 하나의 도메인의 적어도 하나의 다른 결함이 중첩 도메인 영역내에 위치하면, 이 적어도 하나의 다른 결함을 도메인들 중 다른 도메인에 접속되어 있는 리던던시 수단으로 교체하는 단계를 포함한다.

본 발명의 실시예 3에 따르면, 결함 허용 메모리 소자를 제조하는 방법은 ① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와, ② 도메인들―이 도메인들의 각각은 적어도 그 일부분들이 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있고, 이 도메인들 중 적어도 하나의 도메인은 기본 어레이들 중 적어도 두 개의 기본 어레이의 일부분들을 중첩하고 있음―을 규정하는 단계와, ③ 각각의 도메인 내에 포함되어 있는 결함들을 복구하는 복구 수단을 각각의 도메인에 접속시키는 단계와, ④ 도메인들 중 하나의 도메인 내의 결함들 중 적어도 하나를 이 도메인에 접속되어 있는 복구 수단으로 복구하는 단계와, ⑤ 이 하나의 도메인의 적어도 하나의 다른 결함이 중첩 도메인 영역 내에 위치되어 있는 경우에는 이 적어도 하나의 다른 결함을 다른 도메인에 접속되어 있는 복구 수단으로 복구하는 단계를 포함한다.

본 발명의 실시예 4에 따르면, 결함 허용 메모리 소자를 제조하는 방법은 ① 다수의 도메인을 규정하는 단계와, ② 메모리 소자를 기본 메모리 어레이들―이 기본 메모리 어레이들 중 적어도 하나의 기본 메모리 어레이의 상부에는 도메인들 중 하나가 연장되어 있고, 이들 도메인 각각의 적어도 일부분들은 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있음―로 세분하는 단계와, ③ 각각의 도메인 내에 포함되어 있는 결함들을 복구하는 복구 수단을 각각의 도메인에 접속시키는 단계와, ④ 도메인들 중 하나의 도메인의 내부에 있는 결함들 중 적어도 하나가 이 도메인에 접속되어 있는 리던던시 수단으로 복구되도록 제어하는 단계와, ⑤ 이 하나의 도메인의 적어도 하나의 다른 결함이 중첩 도메인 영역 내에 위치되어 있는 경우에는 이 적어도 하나의 다른 결함을 다른 도메인에 접속되어 있는 복구 수단으로 복구하는 단계를 포함한다.

가변 도메인 리던던시 교체(VDRR)는 리던던시 오버헤드는 줄이면서 복구 가능성은 양호하게 유지하는 통계적 해법이다. n개의 결함이 m개의 도메인 전반에 걸쳐 랜덤하게 분포하고 있을 때, 소정 도메인에서 x개의 결함을 찾아낼 가능성 P은 다음의 베르누이 분포식(Bernoulli's distribution)에 의해 결정된다.

도 2a 및 도 2b는 각각 m=16 및 m=4인 경우에 n 및 x와 관련한 소정 도메인 내부의 누적 결함 확률 ∑P을 보여준다.

도 2c 내지 도 2e는 각각 도 2c에서는 도메인 A(m=16)에 대한 물리적 구성을, 도 2d에서는 도메인 B(m=4)에 대한 물리적 구성을, 도 2e에서는 도메인 C(m=1)에 대한 물리적 구성을 예시한다. 16개의 도메인 내에 64개의 결함들이 랜덤하게 분포하고 있을 때, 도메인 A(m=16)에 0개의 결함이 존재할 확률은 무시할 수 있을 정도로 작다(～2%). (A)도메인의 각각은 아마도 최소한 1개의 결함을 가질 것이다. 더 큰 도메인 즉 도메인(B)(m=4)에서 8개 미만의 결함을 가질 확률도 역시 상당히 작다(～1%). 본 발명자는 1개와 4개의 리던던시 요소(RE)를 각각 갖고 있는 가변 도메인(A)와 (B)를 조합함으로써 64개 중 32개의 결함이 효과적으로 복구될 수 있을 것이라고 생각한다. 64개 중 나머지 32개의 결함은 도메인(C)(m=1)에서 완전 신축적 리던던시 교체를 이용하여 복구될 수 있다. 결국, 도메인들은 더 큰 도메인들 내에 포함되며 또 차례로 이 더 큰 도메인들은 훨씬 더 큰 도메인들의 일부가 되도록 도메인을 생성함으로써, 작은 도메인들의 각각에서 부족했던 필요한 리던던시 유닛이나 요소들을 제공하도록 할 수 있을 것이다. 랜덤하게 분포되어 있는 결함들을 복구하는 이점뿐만 아니라 VDRR 해법은 보존성 결함과 장치적 결함을 모두 유리하게 복구할 수 있으며, 이러한 결과를 고정 도메인 리던던시교체(FDRR)보다 더 작은 리던던시 오버헤드를 가지면서 달성할 수 있다. 전술한 종래 기술의 설명 부분에서 논의하였듯이, 보존성 결함들은 보통 서브 어레이 전반에 랜덤하게 분포되며 소형 도메인 (A)로 효과적으로 복구될 수 있다. 한편, 장치적 결함은 그 수가 많지는 않더라도 소정 서브 어레이 내에 집단화하는 경향이 있으며, 더 큰 도메인 즉 도메인 (C)에 의해 가장 바람직하게 처리된다. 가변 도메인 (A), (B), (C)는 중첩되며, 이러한 중첩은 결함의 종류와 사이즈에 따라 가장 가능성있는 복구 도메인을 선택할 수 있도록 해준다.

도 2c 내지 도 2e에 나타낸 세 개의 가변 도메인 (A), (B), (C)는 베르누이 방정식에 의해 주어지는 소정의 도메인에서 결함을 발견할 누적 결함 확률을 더 잘 설명하기 위해 서로 분리하여 도시하였다. 그러나 실제로는 도 3에 도시된 바와 같이 세 개의 도메인 모두는 서로의 상부에 중첩되어 있다. 이러한 중첩에 의해, 결함이 두 도메인에 공유되는 경우, 한 도메인의 결함을 복구하는데 다른 도메인의 리던던시 회로를 이용할 수 있게 된다.

이제 도 4a를 참조하면, 도 4a에는 VDRR 구성을 갖는 256Mb DRAM 아키텍쳐가 도시되어 있다. 256Mb DRAM 칩(10)은 16개의 16Mb 기본 어레이(15)를 포함한다. 각 유닛(15)은 이후에 설명될 어레이 블록(19), 256kb 리던던시 블록(22), 리던던시 제어 회로 RUCNT(24)로 이루어져 있다. 8192개의 워드라인(1Mb 블록당 16×512)을 갖는 16Mb 기본 어레이(19)는 16개의 1Mb 블록(서브 어레이)를 포함하고, 이들 서브 어레이 각각은 1M 셀을 갖는다. 도 4a의 좌측에는 기본 16Mb 어레이(19)를 가로지르고 있는 세 개의 도메인 A, B, C이 도시되어 있다. 가장 작은도메인 (A)(18)는 1Mb 서브 어레이로 이루어져 있다. 그 다음 사이즈를 갖는 도메인 (B)(21)는 4Mb 서브 어레이로 이루어져 있고, 그 경계 내에 (A)를 완전히 포함하고 있는 것으로 도시되어 있다. 마지막으로 도메인 (C)(23)는 16Mb 기본 어레이(19) 전역을 가로질러 걸쳐 있으며, 두 개의 도메인 (A)(18)와 (B)(21)를 모두 포함하고 있다.

도 4a의 상부 우측에는 메모리 어레이의 일부를 형성하고 있는 두 개의 셀이 도시되어 있는데, 이들 각각의 셀은 NMOS 소자(20)와 캐패시터(25)를 포함하고 있다. 2048개의 NMOS 소자(20)의 게이트들은 각각의 워드 라인 WL에 접속되어 있다. 1Mb 블록에는 512개의 WL이 존재하지만(즉, 512 WL×2048 셀), (16개 중) 특정 1Mb 블록이 활성화될 때, 단 하나의 WL만이 선택된다. (주의 : 8192개의 WL 증 단 한 개의 WL만이 16Mb 어레이내에서 활성 상태로 된다.) 캐패시터(25) 내에 저장되는 용량성 전하는 대응하는 비트 라인 BL으로 전송된다. 센스 증폭기(28)는 비트 라인 BL 상의 전하를 증폭한다. 이렇게 증폭된 비트 정보(즉, 데이터)는 대응하는 칼럼 어드레스(도시안됨)에 의해 선택되어, 데이터 출력 회로(도시안됨)로 전송된다.

각 1Mb 블록 내에 리던던트 워드라인(RWL)을 설계하는 대신에, 각각의 16Mb 기본 어레이(19)를 위해 128개의 RWL을 포함하는 256k 리던던시 블록이 활용된다. 리던던시 블록(22)은 64개의 RU를 포함한다. 설명을 위해, 각각의 RU는 두 개의 RWL을 포함하고 있다. 16개의 고정된 1Mb 도메인을 갖는 인트라-블록형 교체 또는 하나의 고정된 16Mb 도메인을 갖는 신축적 리던던시 교체와 달리, 64개의 RU들이세 개의 가변 도메인 (A) 1Mb(18), (B) 4Mb(21), (C) 16Mb(23)에 할당된다. 16개의 RU 각각은(RU0∼15)은 하나의 1Mb 도메인 (A)(m=16)와 관련되고, 다른 16개의 RU들(RU16∼31)은 4Mb 도메인 (B)(m=4)에서 이용되며, 나머지 32개 RU(RU32∼63)는 전체 16Mb 교체 도메인 (C)(m=1)와 관련된다. 세 개의 도메인 (A), (B), (C)는 서로의 상부를 중첩하도록 설계된다. 이러한 중첩에 의해, 결함의 종류에 무관하게 가장 효과적이고 효율적인 도메인을 선택할 수 있게 되고, 따라서 장치적 결함과 보존성 결함의 존재시 유닛의 복구성을 증가시키게 된다.

도 4b는 3가지 경우 즉, 각각의 1Mb 도메인에 대해 4개의 RU(4/1M)인 경우, 각각의 4M 도메인에 대해 16개의 RU(16/4M)인 경우, 6M 도메인에 대해 64개의 RU(64/16M)와 ((A) 1/1M+(B) 4/4M+(C)32/16M)의 조합을 위한 VDRR인 경우에 랜덤하게 분포되어 있는 결함의 수와 관련한 16Mb 기본 어레이(19)의 시뮬레이트된 수율을 도시한다. 16Mb 어레이당 요소의 총 수는 모든 경우에 동일함을 유의하자. VDRR은 신축적 도메인 리던던시 교체 설계(16Mb 도메인에서 64개의 RU)를 통해 획득할 수 있는 것과 본질적으로 동등한 정도의 복구 가능성을 허용한다.

아래의 표 Ⅰ은 인트라-블록형 교체 4/1M와 관련한 퓨즈의 개수 비교―이것은 리던던시 오버헤드를 측정하는 중요한 파라미터이다―와, 95% 수율을 달성하기 위해 복구 가능한 결함의 개수를 보여주고 있다. 4/1M, 16/4M, 64/16M의 리던던시 조합은 1M, 4M, 16M에 대해 각각 독립적으로 제어가능한 4, 16, 64개의 리던더트 유닛이 존재함을 가정한다.

표 Ⅰ은 메모리 어레이의 복구 가능성이 도메인 사이즈에 따라 얼마나 증가하는가를 예시하지만, 더 많은 퓨즈들이 요구된다는 사실도 예시하고 있다.

VDRR 구성에서, 작은 도메인들에 할당된 몇몇 RU는 각 도메인에 결함이 존재할 확률이 높기 때문에 효과적으로 이용될 수 있다. 이러한 RU와 관련한 작은 도메인은 요구되는 총 퓨즈 수를 줄인다. 따라서, VDRR은 신축적 도메인 리던던시 교체 설계(64/16M)를 통해 획득할 수 있는 것과 사실상 동등한 정도의 복구 가능성을 허용하는 반면, 퓨즈는 96개를 덜 이용한다.

VDRR의 이점은 몇몇 결함들이 집단화될 경우에 더 향상될 수 있다. 그 이유는, 본 발명에 따라 도메인 (C)가 집단화된 결함들을 효과적으로 복구할 수 있는 반면에 랜덤하게 분포된 결함들은 도메인 (A)와 (B)를 이용해 더 효과적으로 복구될 수 있기 때문이다.

도 4a의 예로 다시 돌아가서, 리던던시 유닛 제어 회로 RUCNT(24)를 인에이블링함으로써 기본 16Mb 어레이(19) 내의 8192개 WL 모두는 디스에이블된다. 256kb 리던던시 블록(22) 내의 128개 RWL(리던던트 WL) 중 하나는 활성화된다. 이전에 설명한 NMOS 소자(20), 캐패시터(25), 센스 증폭기(28)로 이루어진 리던던시 조합의 동작은 마찬가지로 소자(30), 캐패시터(35), 센스 증폭기(38)로 이루어진조합에도 적용된다. 제어 회로의 상세한 동작은 이후에 설명한다.

16개 1Mb 블록의 워드 라인과 리던던트 블록(22)의 RWL은 각각의 리던던시 유닛 제어 회로(RUCNT)(24)에 의해 제어되고, 이것은 도 5a를 참조하여 더 상세히 설명될 것이다. 더 나은 성능을 위해, 이들 회로는 리던던시 블록(22)의 하측(즉, 유닛(15)의 최하부)에 가장 유리하게 물리적으로 위치된다.

도 5a에는 가변 도메인 리던던시 제어 회로의 개략적인 블록도가 도시되어 있다. 유닛(15) 내부에 포함된 제어 회로는 워드 라인 디코더(WLDEC), 리던던시 워드 라인 디코더(RWLDEC), 리던던시 유닛 제어 회로(RUCNT), 워드 라인 드라이버(WLDRV), 리던던시 워드 라인 드라이버(RWLDRV), 워드 라인 디스에이블 발생기(WLDISGEN)을 포함하고, 이들 모두는 도시된 바와 같이 적절히 상호 접속되어 있다. 한편, 리던던시 유닛 제어 회로(RUCNT)는 도메인 (A)용으로서 각각 8개의 어드레스 퓨즈와 1개의 마스터 퓨즈를 갖는 RUCNT0∼15와, 도메인 (B)용으로서 각각 10개의 어드레스 퓨즈와 1개의 마스터 퓨즈를 갖는 RUCNT16∼31와, 도메인 (C)용으로서 각각 12개의 어드레스 퓨즈와 1개의 마스터 퓨즈를 갖는 RUCNT32∼63로 표시되어 있다. 본 발명의 VDRR 구성의 동작을 설명하기 위해, (16Mb 기본 어레이(19)의 8192개 WL 중) 한 개의 WL 또는 (리던던시 블록(22)의 64개 RWL 중) 한 개의 RWL이 16Mb 기본 어레이(19) 내에서 활성 상태(active)라고 가정하자(도 4a 참조). 본 기술 분야에 숙련된 사람이라면, 도 5a에 도시된 회로를 아주 조금만 수정하면 2개 이상의 WL이 16Mb 유닛(15) 내에서 활성 상태로 될 수 있을 것임을 쉽게 인지할 것이다.

1) 대기 모드, 2) 정규 활성 모드, 3) 가변 리던던시 활성 모드시의 자세한 동작들이 이후에 설명한다.

도 5b는 도 5a에 언급된 것에 대응하여 동일한 이름들을 갖는 라인들/노드들 상의 가장 적절한 신호들 즉, 어드레스 ADDs, 노드 N, 노드 NR, 제어 라인 WLON, WL 디스에이블 신호 bWDIS, RWLEs, WL, RWL에 대한 타이밍도를 도시한다.

1) 워드 대기 모드(the word standby mode)인 동안(즉, 칩이 인에이블되지 않았을 때), 제어 라인 신호 WLON는 로우 상태(low)(즉, '0')를 유지하고, 그 결과 WLDEC 출력 신호 N과, RWLDEC 출력 신호 NR과, RUCNT 출력 신호 RWLE의 상태와 무관하게 모든 WL 및 RWL은 디스에이블된다(즉, "DON'T CARE(무정의)" 상태임). 칩이 인에이블되면(즉, 활성 모드이면), WL와 RWL 중 하나가 활성 상태(active)이다(둘 다 활성상태인 것은 아니다). WL이 인에이블되면(즉, '1'이면) 칩은 소위 말하는 정규 활성 모드(the normal active mode)로 진입한다. 이와 달리, RWL이 활성화되면(이것은 WL을 디스에이블시킨다), 칩은 가변 리던던시 활성 모드(the variable redundancy active mode)인 것으로 간주된다.

2) 정규 활성 모드인 동안, 모든 리던던트 워드 라인들은 RWLE 신호들이 로우 상태를 유지하도록 인에이블시키고, 이 때 워드 라인 디스에이블 발생기 회로 WLDISGEN의 출력 신호(bWLDIS)는 하이 상태(high)(즉, '1")로 유지시킨다. RWLE 신호를 발생시키기 위한 회로(24)의 상세한 동작은 이후에 설명될 것이다. 16Mb 기본 어레이(19)(도 4a 및 도 5a 참조)가 인에이블되면, 13비트 어드레스 정보가 WLDEC로 전송되어, 8192개 중 한 노드 N를 인에이블시키고, 이로써 WLON신호가 하이 상태로 전환될 때 8192개 WL 중 한 개의 WL을 활성화시키는 것이 가능해진다.

3) 가변 리던던시 활성 모드인 동안, 리던던트 워드 라인 RWL을 활성화시키는 것은 2-경로 디코딩 즉, (a) RUCNT를 통한 디코딩, (b) RWLDEC를 통한 디코딩에 의해 제어된다. 이전에 설명했듯이, 두 개의 RWL을 포함하는 RU는 각각의 RUCNT에 의해 제어된다. RU에 포함된 각 RE는 우회 경로(the alternate path) (b) 즉, RWLDEC에 의해 제어된다. 이들 두 디코딩 경로는 병행하여 작동하고, RUCNT와 RWLDEC 결과들의 최종 디코딩은 RWLDRV에 영향을 미친다. 가변 리던던시 활성 모드 동안의 본 발명의 동작의 상세한 설명은 다음에 설명된다.

가변 리던던시 활성 모드는 전형적으로 RUCNT에 의해 검출되어, 제어 라인 상의 신호 WLON의 도착 이전에 각 RWLE를 활성화시킨다. (이 검출 단계는 리던던시 일치 검출 단계(the redundancy match detection phase)로 불리운다.) 이러한 검출에 의해 WLDISGEN의 출력 상의 신호 bWLDIS는 0으로 전환되고, 그로 인해 16Mb 기본 어레이 내의 워드 라인들은 활성 상태로 되지 못하게 된다. RUCNT 리던던시 일치 검출 단계 동안, 적어도 하나의 RU에서 RE를 선택하기 위한 우회 경로는 RWLDEC에 의해 디코드된다. 동시에, 각각의 RWLDEC는 어드레스 정보로 활성화되어, 대응하는 NR을 1로 전환시킨다.

이전에 논의한 바와 같이, 각각의 도메인에서 RU처럼 두 개의 WL은 두 개의 RWL로 동시에 교체된다. 1Mb 도메인 (A)은 512개 WL을 포함하고, 이 중 두 개는 RUCNT0∼15에 의해 지원된다. 그러므로, RUCNT0∼15 각각은 각각의 1Mb 도메인 (A) 내의 512개 WL 중 두 개를 디코드하기 위해 8개의 어드레스 퓨즈와 1개의 마스터 퓨즈를 필요로 한다. 16개 RUCNT0∼15 중 단 한 개만이, 16개 1Mb 도메인 (A) 중 그에 대응하는 하나의 도메인이 선택될 때 활성화된다. 어드레스 9∼12는 16Mb 유닛 내의 16개 도메인 (A) 중 대응하는 하나를 결정한다. 4Mb 도메인 (B)을 제어하는 RUCNT16∼31 각각은 각각의 4Mb 도메인 (B)에서 2048개 WL 중 2개를 디코드하기 위해 10개의 어드레스 퓨즈와 1개의 마스터 퓨즈를 필요로 한다. 동일한 4Mb 도메인 (B)에 할당되는 16개 RUCNT16∼31 중 4개는, 대응하는 도메인 (B)이 선택될 때 동시에 활성화된다. 어드레스 11∼12는 16Mb 유닛 내의 4개의 4Mb 도메인 (B) 중 그에 대응하는 하나를 결정한다. 16Mb 도메인 (C)을 제어하는 RUCNT32∼63 각각은 8096개 WL 중 2개를 디코드하기 위해 12개의 어드레스 퓨즈와 1개의 마스터 퓨즈를 필요로 한다. RUCNT32∼63은 어떠한 어드레스도 이용함이 없이 항상 활성화되는데, 그 이유는 도메인 (C)가 16Mb 유닛 전체와 동일하기 때문이다. 어드레스 퓨즈의 수와 어드레스 디코딩을 제외하면, RUCNT0∼63는 동일한 회로이다.

어드레스 ADD0는 대응하는 RU 내의 2개 RW 중 1개를 디코딩하기 위해 이용된다. 이러한 1b 디코딩은 도메인들 (A), (B) 및 (C)와 무관하게 RWLDEC에서 인에이블된다. 이 경로는 리던던시 모드이든 또는 정규 모드이든 간에 독립적으로 제어된다. RWL을 활성화시키는 최종 판정은 RWLDRV에서 NR과 RWLE의 디코딩 결과에 의해 결정된다. 전술한 2경로 디코딩 즉, RUCNT가 RU를 활성화시키는 경로 1과, RWLDEC가 RU마다 2개의 RWL 중 1개를 디코드함으로써 적절한 어드레싱에 의해 (속도 손실을 초래하지 않으면서) 1개의 RWL이 활성 상태로 될 수 있도록 하는 경로 2는 WLON이 하이 상태로 전환되었을 때 이미 사전 디코드되었다.

도 6a 및 도 6b는 각각 단일 RU 제어 회로 RUCNT의 블록도와 타이밍도를 도시한다. 이 회로에는 디코더(즉, AND 게이트)를 구동하는 다수의 퓨즈 래치들 FLAT이 구비된다. 종래의 고정 도메인 리던던시 교체(FDRR) 제어회로와 VDRR 제어 회로 RUCNT 간의 유일한 차이점은 각 도메인에서 요구되는 어드레스 퓨즈의 수이다. 또한, 1개의 마스터 퓨즈 MFLAT도 각각의 RUCNT를 위해 요구된다. 전술한 바와 같이, 도메인 구성에 따라 대응하는 어드레스에 의해 인에이블되어 도메인이 선택될 때 회로 RUCNT는 활성화된다.

마스터 퓨즈는 RUCNT를 인에이블시키기 위해 끊어져야 한다. 마스터 퓨즈가 끊어지지 않고 그대로 유지되는 한 MFLAT의 출력 MF(도 6b 참조)는 0 에 머무른다. 그러므로 AND 게이트의 출력 RWLE는 어드레스와 무관하게 0을 유지한다. 마스터 퓨즈가 끊어지고(MF는 1로 설정됨) RUCNT가 대응하는 어드레스 비트에 의해 활성화되면, RWLE는 FLAT의 출력들 즉 FADD의 조합에 의해 제어된다. 대응하는 어드레스 입력 ADD가 프로그램된 퓨즈 정보와 일치하지 않으면 FADD는 0으로 전환된다. 그와 달리, 대응하는 ADD가 프로그램된 퓨즈 정보와 일치하면 FADD는 1로 전환된다. 퓨즈에 프로그램된 어드레스들 모두가 ADD 입력들과 일치할 때에만 MF가 끊어져서 RWLE가 1로 전환되도록 만든다.

이제 도 7a를 참조하면, 도 7a에는 퓨즈 래치 FLAT에 대한 개략도가 도시되어 있으며, 여기서 FLAT는 어드레스-퓨즈 비교기로 도시되어 있다. 도면부호 (60), (65) 및 (68)에 의해 형성되는 CMOS 래치는 도 7b이 도면에 도시된 바와 같이 FPUP와 FPUN에 의한 칩의 파워-업 단계(the power-up phase) 동안 소자(80) 및소자(82)에 의해 설정된다. 퓨즈(83)가 파워-업 단계에서 끊어지지 않으면, 노드들 N0, N1, N2는 각각 0, 1, 0으로 설정된다. 그와 달리, 퓨즈(83)가 끊어지면 노드들 N0, N1, N2는 각각 1, 0, 1로 설정된다. 노드들 N0, N1, N2의 이러한 특별한 상태들은 CMOS 래치 회로(60, 65, 68)에 래치된다. CMOS 트랜스퍼 게이트들(the CMOS transfe gates)(70 및 75)은 노드 N1 및 N2의 상태에 따라 개방된다. ADD 및(회로(69)에 의해 반전된 신호)는 각각 CMOS 트랜스퍼 게이트(70 및 75)에 접속된다. 퓨즈가 끊어지지 않고 그대로 유지되는(즉, 0을 유지하는) 한, FLAT(47)의 출력 FADD는를 따른다. 퓨즈가 끊어지면, FADD는 ADD를 따른다. ADD와 퓨즈가 모두 0이거나 1이면, FADD는 1로 전환되고, 그 결과 어드레스와 퓨즈의 일치가 검출된다.

회로 FLAT(도 7a 참조)에는 회로 MFLAT(또는 마스터 FLAT)가 포함되는데, 이것은 적당한 타이밍 곡선들(도 7b 참조)과 함께 도시되어 있다. 도면부호(60), (65) 및 (68)에 의해 형성되는 CMOS 래치는 도면에 도시된 바와 같이 FPUP 및 FPUN에 의해 칩의 파워-업 단계동안 설정된다. 만약 파워-업 동안 퓨즈(83)가 끊어지지 않으면, N0, N1 및 N2(MF로 불리우기도 한다)는 각각 0, 1, 0으로 전환된다. MF가 0이면 RUCNT 내의 AND 게이트(도 6a 참조)는 디스에이블된다. 한편으로, 퓨즈(83)가 끊어지면, 파워-업 단계에서 N0, N1 및 N2(MF로 불리우기도 한다)가 각각 1, 0, 1로 전환됨으로써, MF가 1인 동안에 RUCNT 내의 AND 게이트(도 6a 참조)를 인에이블시킨다.

본원에서 설명된 본 발명은 많은 상이한 메모리 구성으로 설계될 수 있을 것이다. 비록 본 발명이 바람직한 실시예를 중심으로 설명되었을지라도, 본 기술분야에 숙련된 사람이라면 본 발명의 사상과 범주를 벗어나지 않는 다른 실시예들을 생각할 수도 있을 것이다. 따라서 본 발명은 이후의 특허청구범위의 관점에서 가늠되어져야 할 것이다.

따라서 본 발명에 따라 가변 도메인 리던던시 교체(VDRR) 구성을 이용하면, 가장 효과적이고 효율적인 복구 도메인을 선택하여 메모리 소자 내부의 결함들을 제거함으로써 결함의 종류와 무관하게 모든 사이즈의 메모리를 동적으로 복구하여 칩 수율을 향상시킬 수 있게 된다. 또한 RU와, RU에 필요한 관련 회로를 최소화시킬 수도 있으며, 추가적인 전력 소모를 초래하거나 메모리의 속도를 감속시키지 않으면서 메모리 내의 결함들을 복구할 수 있게 된다.

Claims

결함 허용 메모리를 제조하는 방법에 있어서,

① 메모리를 다수의 기본 메모리 어레이들로 세분하는 단계와,

② 다수의 도메인들―상기 도메인들 중 적어도 하나의 도메인은 적어도 그 일부분이 다른 도메인과 공유되어 중첩 도메인 영역(an overlapped domain area)을 형성하고 있고, 상기 도메인들 중 적어도 하나는 상기 기본 어레이들 중 적어도 두 개의 기본 어레이의 일부분들과 중첩하고 있음―을 규정하는 단계와,

③ 상기 도메인들의 각각에 포함되어 있는 결함들을 교체하기 위해 상기 도메인의 각각에 리던던시 수단을 할당하는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 결함들 중 적어도 하나를 제어 수단을 통해 상기 하나의 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 제조 방법.
제 1 항에 있어서,

상기 메모리 소자는 DRAM, SRAM, ROM, EPROM, EEPROM, 플래시 RAM, CAM으로이루어진 그룹으로부터 선택되는 결함 허용 메모리 제조 방법.
제 1 항에 있어서,

상기 리던던시 수단은 리던던시 제어 회로에 의해 제어되는 결함 허용 메모리 제조 방법.
제 3 항에 있어서,

상기 리던던시 제어 회로는

비교기에 접속되어 있는 마스터 퓨즈를 포함하는 마스터 퓨즈 래치와,

각기 다수의 퓨즈들과 비교기들을 가지며 어드레스 라인들에 의해 제어되는 다수의 퓨즈 래치들―상기 퓨즈 래치들은 각기 게이팅 수단에 접속되어 있으며, 상기 게이팅 수단은 리던던시 워드라인 드라이버와 워드라인 디스에이블 회로를 인에이블시키는 신호를 생성함―을 더 포함하는 결함 허용 메모리 제조 방법.
제 1 항에 있어서,

상기 제어 수단은

워드라인 디스에이블 회로에 의해 제어되는 워드라인 드라이버에 접속되어있는 적어도 하나의 워드라인과,

어드레스 라인을 통해 상기 적어도 하나의 워드라인 드라이버에 접속되어 있는 적어도 하나의 워드라인 디코더와,

리던던시 워드라인 드라이버에 접속되어 있는 적어도 하나의 리던던시 워드라인과,

어드레스 라인을 통해 적어도 하나의 리던던시 워드라인 드라이버에 접속되어 있는 적어도 하나의 리던던시 워드라인 디코더―상기 적어도 하나의 리던던시 워드라인 드라이버는 상기 리던던시 워드라인 디코더 중 하나에 의해 제어됨―와,

상기 리던던시 워드라인 드라이버들을 인에이블시키고, 상기 워드라인 디스에이블 회로를 인에이블링시키고, 그 다음에는 상기 워드라인들 중 대응하는 하나의 워드라인을 금지시키는 적어도 하나의 가변 도메인 리던던시 제어 회로를 더 포함하는 결함 허용 메모리 제조 방법.
제 5 항에 있어서,

상기 리던던시 워드라인 드라이버들을 사용하여 다수의 리던던시 워드라인을 각각 제어하고, 상기 워드라인 드라이버들을 사용하여 다수의 상기 워드라인을 각각 제어하는 단계를 더 포함하는 결함 허용 메모리 제조 방법.
제 5 항에 있어서,

상기 적어도 하나의 리던던시 제어 회로를 사용하여 상기 워드라인 디스에이블 회로를 제어하는 단계를 더 포함하는 결함 허용 메모리 제조 방법.
제 5 항에 있어서,

상기 적어도 하나의 리던던시 제어 회로는 AND 게이트인 결함 허용 메모리 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를, 다수의 메모리 요소들을 각기 갖는 다수의 기본 메모리 어레이들로 세분하는 단계와,

② 상기 기본 메모리 어레이들을 적어도 두 개의 상이한 사이즈의 도메인으로 규정하고, 다수의 디던던시 요소들을 각기 갖는 리던던시 수단을 상기 적어도 두 개의 상이한 사이즈의 도메인으로 규정된 기본 메모리 어레이에 접속시키는 단계와,

③ 상기 적어도 두 개의 상이한 사이즈의 도메인으로 규정된 각각의 기본 메모리 어레이 내의 결함 요소들을 리던던시 수단으로 교체하도록 제어 수단을 할당하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리를 제조하는 방법에 있어서,

① 메모리를 다수의 기본 메모리 어레이들로 세분하는 단계와,

② 상이한 사이즈의 도메인들―상기 상이한 사이즈의 도메인들 중 적어도 두 개의 도메인은 상기 어레이들 각각의 내부에 포함됨―을 규정하는 단계와,

③ 상기 상이한 사이즈의 도메인들 각각에 포함되어 있는 결함들을 교체하기 위해 상기 상이한 사이즈의 도메인들의 각각에 리던던시 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속된 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 제조 방법.
결함 허용 메모리 소자를 만드는 방법에 있어서,

① 다수의 도메인을 규정하는 단계와,

② 메모리 소자를 기본 메모리 어레이들―상기 기본 메모리 어레이들 중 적어도 하나의 기본 메모리 어레이의 상부에는 상기 도메인들 중 적어도 하나가 연장되어 있고, 상기 도메인들 각각의 적어도 일부분들은 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있음―로 편성하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 교체하기 위해 상기 도메인들의 각각에 리던던시 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 도메인들―상기 도메인들 중 제 1 도메인은 상기 도메인들 중 제 2 도메인의 일부와 중첩하고 있음―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 교체하기 위해 상기 도메인들의 각각에 리던던시 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하고, 상기 제 1 도메인내의 적어도 하나의 다른 결함이 상기 제 1 도메인과 상기 제 2 도메인이 공유하고 있는 부분 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 상기 제 2 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 가변 사이즈 도메인들―상기 가변 사이즈 도메인들 중 하나의 가변 사이즈 도메인은 그 일부분들이 상기 가변 사이즈 도메인들 중 다른 도메인과 공유되어 중첩 도메인 영역을 형성함―을 규정하는 단계와,

② 상기 도메인들 각각에 포함되어 있는 결함들을 교체하기 위해 상기 도메인들의 각각에 리던던시 수단을 접속시키는 단계와,

③ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
가변 도메인 교체 구조를 구비한 결함 허용 메모리 소자에 있어서,

① 상이한 사이즈의 비중첩 도메인들과,

② 상기 도메인의 각각에 접속되어 상기 도메인 각각의 내부에 포함되어 있는 결함들을 교체하는 리던던시 수단을 포함하고,

상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인과 접속되어 있는 상기 리던던시 수단으로 교체시키는

결함 허용 메모리 소자.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 상기 기본 메모리 어레이들 중 하나에 포함되는 도메인들―상기 도메인들 각각의 적어도 일부분들은 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있고, 상기 도메인들 중 적어도 하나는 상기 기본 어레이들 중 적어도 두 개의 기본 어레이의 일부분들을 중첩하고 있음―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 교체하기 위해 상기 도메인들의 각각에 리던던시 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하고, 상기 하나의 도메인내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 다수의 도메인을 규정하는 단계와,

② 메모리 소자를 다수의 기본 메모리 어레이들―상기 기본 메모리 어레이들 중 적어도 두 개의 기본 메모리 어레이의 상부에는 상기 도메인들 중 제 1 도메인이 연장되어 있고, 상기 도메인들 중 적어도 제 2 도메인은 상기 기본 어레이들 중 하나에 완전히 포함되며, 상기 제 1 및 제 2 도메인의 적어도 일부분들은 서로 공유되어 중첩 도메인 영역을 형성하고 있음―로 세분하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 교체하기 위해 상기 도메인들의 각각에 리던던시 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 가변 사이즈의 도메인들―상기 가변 사이즈 도메인들 중 적어도 하나는 상기 가변 사이즈 도메인들 중 다른 도메인 내에 완전히 포함되어 중첩 도메인 영역을 형성함―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 교체하기 위해 상기 도메인들의 각각에 리던던시 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하고, 상기 중첩하고 있는 도메인들 내의 적어도 하나의 다른 결함은 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 리던던시 수단으로 교체하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 도메인들―상기 도메인들 각각의 적어도 일부분들은 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있고, 상기 도메인들 중 적어도 하나는 상기 기본 어레이들 중 적어도 두 개의 기본 어레이의 일부분들을 중첩하고 있음―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 다수의 도메인들―상기 도메인들 중 적어도 두 개의 도메인은 상기 어레이들의 각각에 포함됨―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 다수의 도메인을 규정하는 단계와,

② 메모리 소자를 다수의 기본 메모리 어레이들―상기 기본 메모리 어레이들 중 적어도 하나의 기본 메모리 어레이의 상부에는 상기 도메인들 중 하나가 연장되어 있고, 상기 도메인들 각각의 적어도 일부분들은 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있음―로 세분하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 도메인들―상기 도메인들 중 제 1 도메인은 상기 도메인들 중 제 2 도메인의 일부분을 중첩하고 있음―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하고, 상기 제 1 도메인 내의 적어도 하나의 다른 결함이 상기 제 1 도메인과 상기 제 2 도메인이 공유하고 있는 부분 내에 위치되어 있는 경우에는, 상기 제 1 도메인 내의 상기 적어도 하나의 다른 결함을 상기 도메인들 중 상기 제 2 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 가변 사이즈 도메인들―상기 가변 사이즈 도메인들 중 하나의 가변 사이즈 도메인의 적어도 일부분들은 상기 가변 사이즈 도메인들 중 다른 도메인과 공유되어 중첩 도메인 영역을 형성함―을 규정하는 단계와,

② 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

③ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 상이한 사이즈의 비중첩 도메인들을 규정하는 단계와,

② 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

③ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 상기 기본 메모리 어레이들 중 하나에 포함된 도메인들―상기 도메인들 각각의 적어도 일부분들은 다른 도메인과 공유되어 중첩 도메인 영역을 형성하고 있고, 상기 도메인들 중 적어도 하나는 상기 기본 어레이들 중 적어도 두 개의 기본 어레이의 일부분들을 중첩하고 있음―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 다수의 도메인을 규정하는 단계와,

② 메모리 소자를 기본 메모리 어레이들―상기 기본 메모리 어레이들 중 적어도 두 개의 기본 메모리 어레이의 일부분들의 상부에는 상기 도메인들 중 제 1 도메인이 연장되어 있고, 상기 도메인들 중 적어도 제 2 도메인은 상기 기본 메모리 어레이들 중 하나에 완전히 포함되며, 상기 제 1 및 제 2 도메인의 적어도 일부분들은 서로 공유되어 중첩 도메인 영역을 형성하고 있음―로 세분하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하고, 상기 하나의 도메인 내의 적어도 하나의 다른 결함이 상기 중첩 도메인 영역 내에 위치되어 있는 경우에는, 상기 적어도 하나의 다른 결함을 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.
결함 허용 메모리 소자를 제조하는 방법에 있어서,

① 메모리 소자를 기본 메모리 어레이들로 세분하는 단계와,

② 가변 사이즈 도메인들―상기 가변 사이즈 도메인들 중 적어도 하나는 상기 도메인들 중 다른 도메인에 완전히 포함되어 중첩 도메인 영역을 형성함―을 규정하는 단계와,

③ 상기 도메인들 각각에 포함되어 있는 결함들을 복구하기 위해 상기 도메인들의 각각에 복구 수단을 접속시키는 단계와,

④ 상기 도메인들 중 하나의 도메인 내의 상기 결함들 중 적어도 하나를 상기 도메인에 접속되어 있는 상기 복구 수단으로 복구하고, 상기 중첩하고 있는 도메인들의 적어도 하나의 다른 결함은 상기 도메인들 중 다른 도메인에 접속되어 있는 상기 복구 수단으로 복구하는 단계를 포함하는

결함 허용 메모리 소자 제조 방법.