KR930010730B1 - 반도체메모리장치 및 그 제조방법 - Google Patents

반도체메모리장치 및 그 제조방법 Download PDF

Info

Publication number
KR930010730B1
KR930010730B1 KR1019900012363A KR900012363A KR930010730B1 KR 930010730 B1 KR930010730 B1 KR 930010730B1 KR 1019900012363 A KR1019900012363 A KR 1019900012363A KR 900012363 A KR900012363 A KR 900012363A KR 930010730 B1 KR930010730 B1 KR 930010730B1
Authority
KR
South Korea
Prior art keywords
transistor
fuse
transistors
memory cell
channel portion
Prior art date
Application number
KR1019900012363A
Other languages
English (en)
Other versions
KR910005459A (ko
Inventor
가즈히코 노보리
마고토 다키자와
시게후미 이시구로
사토시 니카와
다이라 이와세
마사니치 아사노
가즈오 요네하라
고지 사이토
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
도시바 마이크로일렉트로닉스 가부시키가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치, 도시바 마이크로일렉트로닉스 가부시키가이샤, 다케다이 마사다카 filed Critical 가부시키가이샤 도시바
Publication of KR910005459A publication Critical patent/KR910005459A/ko
Application granted granted Critical
Publication of KR930010730B1 publication Critical patent/KR930010730B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/27—ROM only
    • H10B20/30—ROM only having the source region and the drain region on the same level, e.g. lateral transistors
    • H10B20/38—Doping programmed, e.g. mask ROM
    • H10B20/383—Channel doping programmed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

내용 없음.

Description

반도체 메모리장치 및 그 제조방법
제1도는 본 발명의 1실시예에 따른 반도체메모리장치가 가지고 있는 용장회로에서의 기록워드선의 전위와 휴즈에 흐르는 프로그램 전류 및 접지배선의 전위의 변화를 나타낸 설명도.
제2도는 동 용장회로로서 적용이 가능한 회로의 구성을 나타낸 회로도.
제3도는 본 발명의 1실시예에 따른 반도체메모리장치의 제조방법을 나타낸 공정별 소자단면도.
제4도는 제2도의 회로에 있어서, 종래의 경우에 휴즈를 단선시킨 경우에서의 기록워드선의 전위와 휴즈에 흐르는 프로그램 전류 및 접지배선의 전위의 변화를 나타낸 설명도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 정보기록용 전원 C1, C2 : 예비셀
F1, F2 : 휴즈 T1, T2 : 기록용 트랜지스터
T3, T4 : 독출용 트랜지스터 G1 : 접지용 배선
T5 : 프로그램용 트랜지스터 L1, L2 : 기록용 워드선
BL1,BL2 : 독출용 데이타선 WL : 독출용 워드선
VE: 기록용 데이타선 1 : 반도체 기판
2 : p웰 3 : 필드반전 방지층
4 : 필드산화막 5, 6 : 레지스트막
7 : 채널부 8 : 게이트전극
9 : n형 확산층
[산업상의 이용분야]
본 발명은 반도체메모리장치 및 그 제조방법에 관한 것으로, 특히 정규메모리셀에 불량이 존재할 경우에 예비메모리셀로 치환함으로써 구제하는 용장회로를 갖춘 반도체메모리장치 및 그 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
근년의 반도체제조기술의 발전에 의해 반도체메모리장치의 고집적화와 고기능화가 추진되고 있지만, 동시에 미세화가 추진됨으로써 제조할때 원료대 제품비의 비율저하를 초래하는 것이 있다. 여기서 예비메모리셀을 정규메모리셀과 동일한 반도체기판상에 미리 형성시켜 놓고, 정규메모리셀에 불량이 존재할 경우에 예비메모리셀을 대신 사용하는 것이 행해지고 있다.
이와 같은 예비메모리셀에 의해 정규메모리셀의 불량을 구제하는 용장회로를 갖춘 반도체메모리장치에 대해서는 본 출원인에 의해 일본국 특원소 63-204802에 제안되어 있다. 이것은 마스크ROM을 대상으로 한 것이다. 즉, 마스크ROM에서 데이타의 기록처리는 제조단계에서 행해지기 때문에 불량메모리셀이 존재하는 경우에 데이타를 기록하는 것은 일반적으로 불가능하게 된다. 이 제안은 마스크 ROM에 있어서도 불량메모리셀을 구제할 수 있도록 제조공정종료후에도 데이타의 기록이 가능하고, 게다가 전원의 공급이 없어도 데이타의 보존이 가능한 예비셀을 갖춘 용장회로를 제공하는 것이다. 그리고, 예비메모리셀로서 휴즈를 사용하고, MOS트랜지스터의 온·오프전류에 의해 휴즈를 용단(溶斷)시키거나 혹은 용단시키지 않음으로써 데이타의 기록을 행하게 된다.
이와 같은 용장회로의 기본구성에 대해서 제2도를 참조해서 설명한다. 도시되어 있지 않은 정규메모리셀에 불량이 존재할 때에 대신 사용하기 위한 예비셀이 매트릭스 형상으로 배치되어 있는 바, 셀(C1)을 예로들면 독출용 n채널 MOS트랜지스터(T3)와 기록용 n채널 MOS트랜지스터(T1) 및 휴즈(F1)로 구성되어 있다.
트랜지스터(T3)로 트랜지스터(T1)는 독출데이타선(BL1)과 접지배선(G1) 사이에 상호 직렬로 접속되어 있으며, 일단이 전원의 공급을 수행하는 기록데이터선(VE)에 접속된 휴즈(F1)의 타단이 이 트랜지스터(T3)와 트랜지스터(T1)의 접속접에 접속되어 있다.
트랜지스터(T3)는 게이트전극이 독출워드선(WL)에 접속되어 있고, 데이터독출을 행할 때에 도통상태로 된다. 트랜지스터(T1)는 게이트전극이 독출워드선(L1)에 접속되어 있고, 데이타기록을 행할 때 휴즈(F1)가 용단되면 도통상태로 되고, 용단되지 않으면 비도통상태로 되게 된다.
휴즈(F1)의 일단이 접속된 기록데이터선(VE)은 일단이 정보기록용전원(1)에 접속되어 있다. 이 전원(1)은 기록을 행할 때에 휴즈(F1)을 용단시키는 전력을 공급하기 위한 것이다.
더욱이, 기록데이터선(VE)에는 다른 접지배선과 공유하고 있는 접지배선(G1)에 일단이 접속된 n채널 MOS트랜지스터(T5)의 타단이 접속되어 있다. 이 트랜지스터(T5)는 프로그램신호에 의해 도통제어되는 것으로, 기록시에는 로우레벨의 프로그램신호가 인가됨에 따라 비도통상태로 되고, 독출시에는 하이레벨의 프로그램 신호가 인가됨에 따라 도통상태로 되어 기록데이터선(VE)의 레벨을 접지전위(Vss)로 하는 것이다.
다른 예비셀도 이 예비셀(C1)과 동일하게 구성되는 바, 예컨대 동일한 기록데이터선(VE)에 접속되어 있는 예비셀(C2)은 독출용 n채널 MOS트랜지스터(T4)와 기록용 n채널 MOS트랜지스터(T2) 및 휴즈(F2)로 구성되어 있다.
다음에는 데이터의 기록 및 독출동작에 대해서 설명한다.
먼저, 데이터를 기록할 경우인데, 여기서는 셀(C1)의 휴즈(F1)를 용단시키고, 셀(C2)의 휴즈(F2)는 용단시키지 않는 것으로 한다. 프로그램신호를 로우레벨로 하여 트랜지스터(T5)를 비도통상태로 만들고, 정보기록용 전원(1)에 의해 기록용 데이터선(VE)에 용단전압(溶斷電壓)을 인가시킨다. 그리고, 기록워드선(L1)은 하이레벨로 하여 트랜지스터(T1)를 도통시키고 기록워드선(L2)은 로우레벨로 하여 트랜지스터(T2)는 비도통상태로 해 놓는다. 그에 따라, 기록데이터선(VE)으로부터 휴즈(F1), 트랜지스터(T1), 배선(G1)을 거쳐서 용단전류로서의 프로그램전류가 흐르므로 휴즈(F1)는 용단되게 된다. 휴즈(F2)는 트랜지스터(T2)가 비통상태이므로 용단되지 않는다. 이와 같이 해서 기록동작이 완료한다.
다음으로 독출동작인데, 프로그램 신호를 하이레벨로 하여 트랜지스터(T5)를 도통상태로 만들고, 기록데이터선(VE)을 접지전원(Vss)로 해놓는다. 더욱이 독출워드선(WL)을 하이레벨로 하여 트랜지스터(T3,T4)를 도통시킨다. 그에 따라, 휴즈(F1)는 용단되어 있기 때문에 독출데이터선(BL1)은 하이레벨로 되고, 휴즈(F2)는 용단되어 있지 않기 때문에 독출데이터선(BL2)은 로우레벨로 된다. 이와같이 휴즈가 용단되어 있는지의 여부에 따라 독출데이터선의 레벨이 달라지고, 그에 따라 데이터가 독출된다.
그러나 이와 같은 종래의 용장회로에는 기록을 행할때에 다음과 같은 문제가 있다. 제4도에 휴즈(F1)를 용단시킬 때의 기록워드선(L1,L2)의 전위 [제4a, c도], 휴즈(F1)에 흐르는 프로그램전류(I)[제4b도], 접지배선(G1)[제4d도]의 전위변화, 더욱이 기록워드선(L2)의 전위(V1)와 접지배선(G1)의 전위(V2)의 차[VGS=(V1-V2)]와 트랜지스터(T2)의 문턱치전압(Vth)의 관계[제4e도]를 나타낸다. 상술한 바와 같이 휴즈(F1)를 용단시킬 때 기록워드선(L1)은 하이레벨인 바, 트랜지스터(T1)의 도통에 따라 휴즈(F1)에 흐르는 프로그램전류(I)가 증대하고 있다. 그리고 용단가능한 전류값(I1)에 도달하게 되면, 휴즈(F1)는 용단되고 프로그램전류(I)는 급격하게 저하되게 된다. 그에따라 도면과 같이 접지배선(G1)의 전위가 변동하고, 더욱이 그에 따라 기록워드선(L2)의 전위도 크게 변동한다. 기록워드선(L2)의 전위(V1)와 접지배선(L2)의 전위도 크게 변동한다. 기록워드선(L2)의 전위(V1)와 접지배선(G1)의 전위(V2)의 전위차(V1-V2)를 VGS라 하면, 통상은 이전위차(VGS)는 트랜지스터(T2)의 문턱치전압(Vth)을 넘지 않으므로 트랜지스터(T2)는 비도통상태를 유지하게 된다. 이 때문에, 기록워드선(L2)이 로우레벨로 설정되어 있는한, 휴즈(F2)는 용단되지 않게 된다. 그렇지만, 휴즈(F1)의 용단시에 이와 같은 기록워드선(L2)의 전위와 접지배선(G1)의 전위에 변동이 생겨, 제4e도에 나타낸 바와 같이 상대적인 전위차(VGS)가 트랜지스터(T2)의 문턱치전압(Vth)을 넘는 경우가 있다. 그에 따라, 기록워드선(L2)은 로우레벨로 설정되어 있음에도 불구하고, 트랜지스터(T2)가 도통하여 프로그램전류가 흘러 휴즈(F2)가 용단되게 된다.
이상과 같이 종래에는 용단되지 말아야 할 휴즈가 다른 휴즈의 용단에 의해 발생하는 잡음의 영향을 받아서 용단된다고 하는 문제가 있었다. 그 결과, 프로그램의 성공율이 저하되게 된다. 이와 같은 현상은 칩내에서 발생하기 때문에 외부에서 대책을 세우는 것만으로는 충분하지 않다.
[발명의 목적]
본 발명은 상기한 바와 같은 사정을 감안래서 이루어진 것으로, 용장회로의 예비셀에 데이터를 기록할 때에 오동작이 발생하는 것을 방지할 수 있는 반도체메모리장치 및 그 제조방법을 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 반도체메모리장치는, 정규메모리셀어레이와 예비메모리셀어레이를 갖춘 용장회로쪽의 반도체메모리장치에 있어서, 상기 예비메모리셀어레이를 구성하는 각 예비메모리셀은, 드레인이 독출용 데이터선에 접속되고 소오스가 휴즈를 매개해서 전원에 접속되며 독출용 워드선에 의해 선택되는 제1트랜지스터와, 제1트랜지스터와 휴즈의 접속점 및 접지사이에 접속된 제2트랜지스터를 구비하고, 상기 제2트랜지스터를 기록워드선에 의해 선택함으로써 휴즈에 용단전류를 흘려서 휴즈를 선택적으로 용단시켜 독출용 데이터선의 방전전류통로를 차단가능하게 한 반도체메모리장치에 있어서, 예비메모리셀 중 어느 하나에서의 제2트랜지스터가 기록선의 선택에 의해 도통되어 휴즈에 용단 전류가 흐를 때, 다른 예비메모리셀에 접속된 기록선에 발생하는 대접지전위차보다 높은 문턱치전압을 제2트랜지스터가 갖도록 된 것을 특징으로 하고 있다.
그리고 이와 같은 장치는 반도체기판표면의 상기 제2트랜지스터형성 영역의 채널부분 및 이 제2트랜지스터와 동일한 도전형의 다른 트랜지스터의 채널부분에 불순물이온을 주입하는 공정과, 제2트랜지스터의 채널부분 및 이 제2트랜지스터와 역도전형의 트랜지스터의 채널부분에 동일한 불순물 이온을 주입하는 공정을 구비함으로써, 제2트랜지스터의 채널부분에 불순물이온을 거듭 주입하는 것을 특징으로 하고 있다.
[작용]
각각의 예비메모리셀중 한쪽의 예비메모리셀의 휴즈를 용단시키고 다른쪽의 예비메모리셀의 휴즈를 용단시키지 않는 경우를 생각해 보면, 한쪽의 예비메모리셀에 접속된 기록선에 의해 소정의 전압이 이 메모리셀의 제2트랜지스터의 게이트전극에만 인가되어 도통하고, 다른쪽의 예비메모리셀의 제2트랜지스터는 비도통상태로 되게 된다. 그에 따라, 한쪽의 예비메모리셀에 있어서, 제2트랜지스터가 도통하여 전원으로부터 휴즈와 제2트랜지스터를 경유해서 접지에 용단전류가 흘르게 되므로 휴즈가, 용단되게 된다. 이 용단직후에 용단전류가 급격하게 저하됨으로써 제2트랜지스터와 접지사이의 전위가 변동하고, 더욱이 다른쪽의 예비메모리선에 접속된 기록선의 전위도 변동하게 된다.
그 결과, 기록선의 대접지전위차는 증대하지만, 이 전위차보다 제2트랜지스터의 문턱치전압이 높게 설정되어 있기 때문에 다른쪽의 예비메모리셀의 제2트랜지스터는 비도통상태를 유지하게 된다. 이와같이, 휴즈용단에 의한 전위변동의 영향을 받아서 도통하는 것이 없도록 각각의 트랜지스터의 문턱치전압이 설정되기 때문에 용단되지 말아야 할 예비메모리셀의 휴즈가 용단되는 오동작발생을 방지할 수 있게 된다.
그리고, 이와 같은 장치를 제조할 때, 제2트랜지스터 형성영역의 채널부분 및 이 제2트랜지스터와 동일한 도전형의 다른 트랜지스터의 채널부분에 이온주입하고, 더욱이 제2트랜지스터의 채널부분 및 이 제2트랜지스터와 역도전형의 트랜지스터의 채널부분에 동일한 불순물이온을 주입해서 제2트랜지스터의 채널부분에 불순물이온을 거듭 주입함으로써 이 부분의 불순물 농도는 동일한 도전형의 다른 트랜지스터보다 높아지게 된다. 그에 따라, 새롭게 공정을 추가하지 않고, 제2트랜지스터의 문턱치전압을 높게 할 수 있게 된다.
[실시예]
이하, 본 발명에 1실시예에 따른 반도체메모리장치 및 그 제조방법에 대하여 도면을 참조해서 상세히 설명한다.
이 반도체메모리장치가 갖추고 있는 용장회로는 회로구성으로서는 상술한 제2도의 회로와 같지만, 기록용 트랜지스터(T1,T2)의 문턱치전압(Vth)이 다르게 되어 있다. 이러한 경우에 있어서의 기록동작에 대해 휴즈(F1)를 용단시킬 때의 기록워드선(L1,L2)의 전위, 휴즈(F1)에 흐르는 프로그램전류(I), 접지배선(G1)의 전위변화, 기록워드선(L2)과 접지배선(G1)의 전위차(VGS)를 나타낸 제1도를 참조해서 설명한다.
휴즈(F1)만을 용단시키고 휴즈(F2)는 용단시키지 않는 것으로 한다. 기록워드선중 워드선(L1)은 제1a도와 같이 하이레벨로 설정하고, 워드선(L2)은 로우레벨로 설정한다. 그에 따라, 트랜지스터(T1)는 도통상태로 되고, 트랜지스터(T2)는 비도통상태로 되어서 휴즈(F1)에만 프로그램전류(I)가 흐르게 된다. 이 프로그램전류는 제1b도와 같이 증대하는 바, 용단가능한 전류값(I1)에 도달하게 되면, 휴즈(F1)가 용단되어 프로그램전류(I)는 급격하게 저하되게 된다.
이 때에 다른 기록워드선(L2)과 접지배선(G1)사이에 접음이 생기고, 제1c, d도와 같이 기록워드선(L2)의 전위(V1)와 접지배선(G1)의 전위(V2)가 변동하게 되어 이 양자의 전위차(VGS)는 증대하게 된다. 그러나, 종래의 경우와 달리, 제1e도에 나타낸 바와 같이 이 전위차(VGS)보다 트랜지스터(T2)의 문턱치전압(Vth)이 크게 설정되어 있다. 따라서, 트랜지스터(T2)는 비도통상태를 유지하게 되므로 휴즈(F2)에는 프로그램전류(I)가 흐르지 않기 때문에 휴즈(F2)는 용단되지 않게 된다.
한쪽 셀(C2)의 휴즈(F2)를 용단시키고, 셀(C1)의 휴즈(F1)는 용단시키지 않을 경우에는, 상술한 것과는 셀(C1)측과 셀(C2)측이 교체된 관계로 된다. 즉, 기록워드선(L2)은 하이레벨로 설정되고, 기록워드선(L1)은 로우레벨로 설정되며, 트랜지스터(T2)만 도통되어 휴즈(F2)에 프로그램전류(I)가 흘러 용단된다. 그리고, 이 용단직후에 기록워드선(L1)과 접지배선(G1)사이에 잡음이 생겨, 양자의 전위치(VGS)가 증대되게 되지만, 이 경우도 이 전위차(VGS)보다 트랜지스터(T1)는 문턱치압(Vth)쪽이 높게 설정되게 된다. 이때문에 트랜지스터(T1)는 비도통상태를 유지하게 되므로 휴즈(F1)에는 프로그램전류(I)가 흐르지 않기 때문에 용단되지 않게 된다.
이상과 같이 본 실시예에 의하면, 용단되지 말아야 할 휴즈가지 용단되어 버리는 오동작을 방지할 수 있게 된다.
이와 같은 장치는 다음과 같은 방법으로 제조함으로써 트랜지스터(T1,T2)의 문턱치전압(Vth)을 높게 할수가 있다. 이 경우의 공정별소자단면을 제3도에 나타냈다.
우선 제3a도와 같이 소자가 형성될 p형 웰(2)이 n형 반도체기판(1)의 표면에 형성되고, 더욱이 소자를 분리하는 필드산화막(4)이 형성되어 있다. 여기서, 필드산화막(4)의 하부에는 N_형 필드반전방지층(3)이 형성되어 있다. 이 표면전체에 레지스트를 도포하고, 문턱치전압(Vth)을 상승시켜야 할 n형 트랜지스터(T1,T2)와, 도시되지 않은 다른 n형 트랜지스터의 소자형성영역의 상부를 제거한다. 그리고, 얻어진 레지스트막(5)을 마스크로 이용해서 붕소이온(B+)을 n채널 이온주입으로서 표면부분을 박아넣는다. 그후, 레지스트막(5)을 제거한다.
제3b도에 나타낸 바와 같이, 재차표면전체에 레지스트를 도포한다. 그리고, 도시되지 않은 다른 p형 트랜지스터의 소자형성영역과, 트랜지스터(T1,T2)의 소자형성영역의 상부를 제거해서 레지스트막(6)을 얻는다. 이 레지스트막(6)을 마스크로 해서 붕소이온(B+)을 p채널 이온주입으로서 표면부분에 박아 넣어 레지스트막(6)을 제거한다. 그에 따라, 트랜지스터(T1,T2)의 채널부분에는 2회에 걸쳐서 붕소이온(B+)이 거듭 주입되게 된다.
그후, 표면에 다결정실리콘을 퇴적시키고, 인확산을 행해서 저항율을 떨어뜨린다. 게이트전극을 형성해야 할 영역 이외의 영역을 제거한 도시되지 않은 레지스트막을 형성한 후, 반응성 이온에칭(RIE)을 행해 패터닝해서 게이트전극(8)을 얻는다. 이 게이트전극(8)을 마스크로해서 예컨대 비소이온(As+)을 주입하여 드레인 또는 소스 영역으로 되는 n+형 확산층(9)를 형성한다. 이렇게 해서 얻은 트랜지스터(T1,T2)의 채널부분(7)은 다른 n형 트랜지스터보다 p형 불순물농도가 높아 문턱치전압(Vth)이 높아지게 된다.
이와 같이 본 실시예의 제조방법에서는, p형 채널이온 주입과 n 형 채널이온주입이 같은 종류의 이온(붕소이온)을 사용해서 행해진다는 것을 이용해서 다른 n형 트랜지스터와 p형트랜지스터의 각 채널부분에 각각 이온을 박아 넣을 때에 거듭해서 트랜지스터(T1,T2)의 채널부분에 박아 넣는다. 그에 따라 트랜지스터(T1,T2)의 문턱치전압(Vth)을 높이기 위해 새로운 공정을 추가할 필요없이 제조시간의 단축 및 원가절감을 도모할 수 있게 된다.
상술한 실시예는 일예로서 본 발명을 한정하는 것은 아니다, 예컨대 본 실시예에서는 기록용 트랜지스터로서 n채널 MOS트랜지스터를 사용하고 있지만, p채널 MOS트랜지스터를 사용할 수도 있다. 이 경우에는 문턱치전압(Vth)은 부(-)의 값이 되지만, 기록워드선과 접지배선사이의 전위차(VGS)의 절대값보다 문턱치전압(Vth)의 절대값을 높게 설정함으로써 상술한 실시예와 같은 효과를 거둘 수 있게 된다. 또, 용장회로의 구성은 제1도와 달라도 좋고, 더욱이 예비셀의 수는 2개 이상이면 좋다.
[발명의 효과]
이상 설명한 바와 같이 본 발명의 반도체메모리장치는, 한 쪽의 예비메모리셀의 휴즈를 용단시켰을 경우에 같은 전원공급선에 접속된 다른 쪽의 예비메모리셀에 있어서 발생된 전위변동의 영향을 받지 않도록 휴즈용단용 제2트랜지스터의 문턱치전압이 설정되어 있기 때문에, 용단되지 말아야할 휴즈를 용단시키는 오동작의 발생을 방지할 수 있게 된다. 그리고, 이와 같은 장치는 제2트랜지스터와 같은 도전형의 다른 트랜지스터의 채널부분에 이온주입을 수행할때 및 역도전형 트랜지스터의 채널부분에 이온주입을 수행할 때에 제2트랜지스터의 채널부분에 거듭해서 이온주입을 행함으로써 공정을 새로 추가하지 않고 제2트랜지스터의 문턱치전압(Vth)을 높게 할 수 있게 되어 제조시간의 단축 및 원가절감을 달성할 수 있게 된다.

Claims (2)

  1. 정규메모리셀어레이와 예비메모리셀어레이를 갖춘 용장회로쪽의 반도체메모리장치에 있어서, 상기 예비메모리셀어레이를 구성하는 각 예비메모리셀(C1,C2)은, 드레인이 독출용 데이터선(BL1,BL2)에 접속되고 소오스가 휴즈(F1,F2)를 매개해서 전원에 접속되며 독출용 워드선(WL)에 의하여 선택되는 제1트랜지스터(T3,T4)와, 상기 제1트랜지스터(T1,T2)와 휴즈(F1,F2)의 접속점 및 접지간에 접속된 제2트랜지스터(T1,T2)를 구비하고, 상기 제2트랜지스터(T1,T2)를 기록워드선 (L1,L2)에 의해 선택함으로써 상기 휴즈에 용단전류를 흘려서 상기 휴즈를 선택적으로 용단시켜 상기 독출용 데이터선의 방전전류통로를 차단가능하게 한 반도체메모리장치에 있어서, 상기 예비메모리셀(C1,C2)중 어느 하나에서의 상기 제2트랜지스터(T1,T2)가 상기 기록선(L1,L2)의 선택에 의해 도통되어 상기 휴즈(F1,F2)에 용단전류가 흐를때, 다른 예비메모리셀에 접속된 기록선에 발생하는 대접지전위차(VGS)보다 높은 문턱치전압(Vth)을 상기 제2트랜지스터가 갖도록 된 것을 특징으로 하는 반도체메모리장치.
  2. 정규메모리셀어레이와 예비메모리셀어레이를 갖춘 용장회로쪽의 반도체메모리장치에 있어서, 상기 예비메모리셀어레이를 구성하는 각 예비메모리셀(C1,C2)은, 드레인이 독출용 데이터선에 접속되고 소오스가 휴즈(F1,F2)를 매개해서 전원에 접속되며 독출용 워드선(WL)에 의해 선택되는 제1트랜지스터(T3,T4)와, 상기 제1트랜지스터(T3,T4)와 휴즈(F1,F2)의 접속점 및 접지간에 접속된 제2트랜지스터 (T1,T2)를 갖추고, 상기 제2트랜지스터(T1,T2)를 기록워드선(L1,L2)에 의해 선택함으로써 상기 휴즈에 용단전류를 흘려서 상기 휴즈를 선택적으로 용단시켜 상기 독출용 데이터선의 방전류통로를 차단가능하게 한 반도체메모리장치의 제조방법에 있어서, 반도체 기판(1)표면의 상기 제2트랜지스터(T1,T2) 형성영역의 채널부분 및 이 제2트랜지스터(T1,T2)와 동일한 도전형의 다른 트랜지스터의 채널부분에 불순물이온(B+)을 주입하는 공정과, 상기 제2트랜지스터(T1,T2)의 채널부분 및 이 제2트랜지스터 (t1,t2)와 역도전형의 트랜지스터의 채널부분에 상기 불순물이온(B+)을 주입하는 공정을 구비함으로써, 상기 제2트랜지스터(T1,T2)의 채널부분에 상기 불순물이온을 거듭주입하는 것을 특징으로 하는 반도체메모리장치의 제조방법.
KR1019900012363A 1989-08-11 1990-08-11 반도체메모리장치 및 그 제조방법 KR930010730B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1-209169 1989-08-11
JP20916989 1989-08-11
JP2091104A JP2509730B2 (ja) 1989-08-11 1990-04-05 半導体メモリ装置及びその製造方法
JP2-091104 1990-04-05

Publications (2)

Publication Number Publication Date
KR910005459A KR910005459A (ko) 1991-03-30
KR930010730B1 true KR930010730B1 (ko) 1993-11-08

Family

ID=26432578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012363A KR930010730B1 (ko) 1989-08-11 1990-08-11 반도체메모리장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US5257230A (ko)
EP (1) EP0417484B1 (ko)
JP (1) JP2509730B2 (ko)
KR (1) KR930010730B1 (ko)
DE (1) DE69020461T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2981346B2 (ja) * 1992-08-31 1999-11-22 シャープ株式会社 読み出し専用半導体記憶装置
US5677888A (en) * 1995-06-06 1997-10-14 Integrated Device Technology, Inc. Redundancy circuit for programmable integrated circuits
JP3230795B2 (ja) * 1995-09-29 2001-11-19 シャープ株式会社 読み出し専用半導体記憶装置
US6031771A (en) * 1996-10-28 2000-02-29 Macronix International Co., Ltd. Memory redundancy circuit using single polysilicon floating gate transistors as redundancy elements
US5889711A (en) * 1997-10-27 1999-03-30 Macronix International Co., Ltd. Memory redundancy for high density memory
US5896327A (en) * 1997-10-27 1999-04-20 Macronix International Co., Ltd. Memory redundancy circuit for high density memory with extra row and column for failed address storage
JP4639030B2 (ja) * 2002-11-18 2011-02-23 パナソニック株式会社 半導体記憶装置
US7583554B2 (en) 2007-03-02 2009-09-01 Freescale Semiconductor, Inc. Integrated circuit fuse array
US8542549B2 (en) 2011-08-08 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse bit cell
US8760955B2 (en) * 2011-10-21 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical fuse memory arrays
US8610243B2 (en) 2011-12-09 2013-12-17 Globalfoundries Inc. Metal e-fuse with intermetallic compound programming mechanism and methods of making same
US20140268983A1 (en) * 2013-03-15 2014-09-18 GlobalFoundries, Inc. Otprom array with leakage current cancelation for enhanced efuse sensing
GB2571641B (en) 2015-09-01 2020-02-19 Lattice Semiconductor Corp Multi-time programmable non-volatile memory cell
KR102389817B1 (ko) * 2016-01-28 2022-04-22 삼성전자주식회사 디스차아지 회로를 갖는 퓨즈 메모리
US11088140B2 (en) 2019-08-27 2021-08-10 Nanya Technology Corporation Multiple semiconductor elements with different threshold voltages
US11177010B1 (en) * 2020-07-13 2021-11-16 Qualcomm Incorporated Bitcell for data redundancy

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230504B1 (en) * 1978-04-27 1997-03-04 Texas Instruments Inc Method of making implant programmable N-channel rom
JPS5843838B2 (ja) * 1979-02-28 1983-09-29 富士通株式会社 読取り専用メモリ
JPS584969A (ja) * 1981-06-30 1983-01-12 Fujitsu Ltd 半導体装置
JPS60201598A (ja) * 1984-03-23 1985-10-12 Fujitsu Ltd 半導体集積回路
US4654830A (en) * 1984-11-27 1987-03-31 Monolithic Memories, Inc. Method and structure for disabling and replacing defective memory in a PROM
JPH0235699A (ja) * 1988-07-26 1990-02-06 Nec Corp 化合物半導体メモリデバイス
JPH0817039B2 (ja) * 1988-08-19 1996-02-21 株式会社東芝 半導体メモリセル

Also Published As

Publication number Publication date
EP0417484A2 (en) 1991-03-20
EP0417484A3 (en) 1992-01-02
DE69020461D1 (de) 1995-08-03
DE69020461T2 (de) 1996-01-11
KR910005459A (ko) 1991-03-30
JP2509730B2 (ja) 1996-06-26
JPH03155652A (ja) 1991-07-03
US5257230A (en) 1993-10-26
EP0417484B1 (en) 1995-06-28

Similar Documents

Publication Publication Date Title
KR930010730B1 (ko) 반도체메모리장치 및 그 제조방법
US6266269B1 (en) Three terminal non-volatile memory element
EP2195811B1 (en) Anti-fuse element
US7095651B2 (en) Non-volatile semiconductor memory device
US20020027822A1 (en) One-time programmable memory cell in cmos technology
JP2013080558A (ja) 高速ｏｔｐ感知スキーム
US7139195B2 (en) EEPROM memory comprising a non-volatile register integrated into the memory array thereof
JPH0817039B2 (ja) 半導体メモリセル
US20060245280A1 (en) Integrated circuit having a non-volatile memory cell transistor as a fuse device
KR980006413A (ko) 낸드셀 어레이
US5469397A (en) Semiconductor memory device with a reference potential generator
US5299151A (en) Method for writing into semiconductor memory
US4985866A (en) Compound semiconductor memory device having redundant circuit configuration
US5572464A (en) Semiconductor memory device and method of using the same
US20090052220A1 (en) One-time programmable non-volatile memory
US5556800A (en) Method of manufacturing a mask read only memory (ROM) for storing multi-value data
US5464998A (en) Non-volatile semiconductor memory NAND structure with differently doped channel stoppers
KR930004710B1 (ko) 반도체 메모리
US4590388A (en) CMOS spare decoder circuit
US6445041B1 (en) Semiconductor memory cell array with reduced parasitic capacitance between word lines and bit lines
US4491857A (en) Avalanche fuse element with isolated emitter
US20040241926A1 (en) Contactless mask progammable rom
KR100363842B1 (ko) 플래쉬 메모리의 소오스 콘택 모니터링 방법
US6472275B2 (en) Read-only memory and method for fabricating the same
KR100189997B1 (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 17

EXPY Expiration of term