KR930009012B1 - 반도체장치 패키지 - Google Patents

반도체장치 패키지 Download PDF

Info

Publication number
KR930009012B1
KR930009012B1 KR1019900001013A KR900001013A KR930009012B1 KR 930009012 B1 KR930009012 B1 KR 930009012B1 KR 1019900001013 A KR1019900001013 A KR 1019900001013A KR 900001013 A KR900001013 A KR 900001013A KR 930009012 B1 KR930009012 B1 KR 930009012B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
current
semiconductor device
semiconductor
package
Prior art date
Application number
KR1019900001013A
Other languages
English (en)
Other versions
KR900012355A (ko
Inventor
히로미치 사와야
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900012355A publication Critical patent/KR900012355A/ko
Application granted granted Critical
Publication of KR930009012B1 publication Critical patent/KR930009012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

반도체장치 패키지
제 1 도는 본 발명의 1실시예에 따른 반도체장치의 단면도.
제 2 도는 제 1 도에 도시한 장치의 사시도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 방열핀(放熱 fin) 2 : 대전류통전 반도체칩
3 : 땜납재 4 : 리드프레임
5 : 논리회로 반도체칩 6 : 본딩와이어
7 : 수지 8 : 섬영역(Island Region)
[산업상의 이용분야]
본 발명은 반도체장치 패키지(Package)에 관한 것으로, 특히 통전전류가 큰 반도체칩과 통전전류가 작은 반도체칩을 동일한 패키지내에 형성하는데에 적합한 반도체장치 패키지에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 대전류를 통전시키는 반도체칩의 수지밀봉 반도체장치 패키지로서, 방열핀(放熱 fin)을 설치하고 그 상부에 통전전류가 큰 반도체칩을 탑재시키는 구조가 있다. 이와같이 방열핀상에 통전전류가 큰 반도체칩을 탑재시킨 수지밀봉 반도체 장치 패키지에 의하면, 당해 반도체칩에서 발생되는 열을 방열핀에서 방열시킬 수 있으므로, 당해 반도체칩의 기능을 안정화시키고 이상가열을 방지할 수 있게 된다.
그러나, 종래에는 방열핀상을 반도체칩의 섬영역(Island Region)으로 하여 통전전류가 큰 반도체칩만을 탑재시키고, 이와 반대로 통전전류가 작고 방열량도 적은 반도체칩은 별도의 패키지내에 형성하였다. 이들 통전전류가 큰 반도체칩과 통전전류가 작은 반도체칩을 동일 패키지내에 형성할 수 없는 이유로는 다음과 같은 것이 있다. 우선, 첫번째 이유로서, 방열핀상에서는 열전달이 빠르므로 통전전류가 작은 반도체칩이 통전전류가 큰 반도체칩의 발열의 영향을 받아서 특성이 열화 되는 것을 들 수 있다. 또한, 두번째 이유로서, 대전류를 통전시키기 않는 반도체칩기판을 고정시키기 위해서는 통상 도전성 접착재가 이용되고 있는데, 이러한 접착재는 대전류를 통전시키는 반도체칩을 고정시키는 땜납재나 AuSi공정(AuSi 共晶)등과는 달리 내열성이 나쁘다. 이점에 대해서, 통전전류가 작은 반도체칩을 땜납재 등으로 방열핀상에 고정시키는 것도 생각할 수 있으나, 통상 대전류를 통전시키지 않는 반도체칩은 미세하고 다층구조와 같은 복잡한 소자구조를 가지고 있어서 땜납재 등으로 고정시킬 때에 고열을 견디지 못하여 당해 반도체칩이 파괴되어 버릴 우려가 다분히 있다.
이상과 같은 이유에서, 통전전류가 큰 반도체칩과 통전전류가 작은 반도체칩을 방열핀상에 동시에 탑재시켜 1패키지화하는 것이 불가능하여 고밀도실장의 요구의 부응할 수 없다는 문제점이 있었다.
[발명의 목적]
본 발명은 상기한 문제점을 해결하기 위해 발명된 것으로, 통전전류가 큰 반도체칩과 통전전류가 작은 반도체칩을 동일 패키지내에 조립하는 것을 가능하게 하여 종래의 1패키지에 의한 시스템화가 불가능했던 대규모시스템화를 가능하게 한 반도체장치 패키지를 제공함에 그 목적이 있다.
[발명의 구성]
본 발명에 따른 반도체장치 패키지에 있어서는, 통전전류가 큰 반도체칩과 통전전류가 작은 반도체칩을 동일 패키지내에 수납할 때, 통전전류가 큰 반도체칩을 방열핀상에 설치하고, 통전전류가 작은 반도체칩을 통전전류가 큰 반도체칩으로 부터 사이를 두고 떨어져 있는 리드프레임상에 설치된 섬영역에 배치하도록 되어 있다.
[작용]
상기와 같은 반도체장치 패키지에 있어서는, 통전전류가 큰 반도체칩과 통전전류가 작은 반도체칩이 각각 열적으로 사이를 두고 떨어진 영역에 설치되어 있으므로, 통전전류가 작은 반도체칩이 통전전류가 큰 반도체칩의 발열의 영향을 받지 않게 되어 당해 칩의 특성이 열화되지 않게 된다.
[실시예]
이하, 본 발명의 1실시예를 제 1 도및 제 2 도를 참조하여 상세히 설명한다. 제 1 도는 본 발명의 1 실시예에 따른 반도체장치 패키지의 단면도이고, 제 2 도는 제 1 도에 도시된 반도체장치 패키지의 사시도이다.
우선, 제 1 도에 있어서, 방열핀(1 : 放熱 fin)상에는 이 방열핀(1)을 기판섬영역(基板 island region)으로 하여 대전류를 통전시키는 반도체칩(2)이 땜납재(3)에 의해, 탑재, 고정되어 있고, 또 이 반도체장치 패키지의 외부단자인출용으로서 리드프레임(4)이 설치되어 있다. 이 리드프레임(4)상에는 대전류를 통전시키지 않는 반도체칩, 예컨대 논리회로 반도체칩(5)이 탑재되어 있는 바, 이 논리회로 반도체칩(5)은 상기 대전류를 통전시키는 칩(2)으로 부터 수지(7)에 의해 열적 및 전기적으로 절연되어 있다. 또한, 전기적으로 절연되어 있는 이들 반도체칩(2, 5)을 전기적으로 접속시키는 수단으로서 본딩와이어(6)가 이용되고 있다. 더우기 이들 각 부품을 상기 수지(7)로 수지밀봉함으로써, 본 발명의 1실시예에 따른 반도체장치 패키지가 완성된다.
다음에는 제 1 도에 도시된 장치의 사시도인 제 2 도를 참조하여 본 발명의 1실시예에 따른 반도체장치 패키지에 대해 좀더 설명한다. 제 2 도에 있어서, 각 참조부호는 제 1 도의 것과 대응하는 것이다.
제 2 도에 나타난 바와 같이, 리드프레임(4)의 일부에는 방열핀(1)으로 부터 사이를 두고 떨어져 칩을 탑재시킬 수 있는 섬영역(8)이 설치되어 있고, 이 섬영역(8)에는 대전류를 통전시키지 않는 반도체칩[본 실시예에서는 논리회로 반도체칩(5)]이 탑재되어 있다.
이와 같은 구성의 반도체장치 패키지에 의하면, 방열핀(1)으로 부터 사이를 두고 떨어져 있는 리드프레임(4)상의 섬영역(8)에 논리회로 반도체칩(5)이 탑재되어 있으므로, 이 논리회로 반도체칩(5)이 대전류통전 반도체칩(2)으로 부터의 열에 의한 영향을 받지 않게 된다. 또한, 양반도체칩(2, 5)은 수지(7)에 의해 전기적으로 열적으로 절연되어 있다. 이는 각각의 반도체칩들을 절연시키기 위한 절연기판이 필요치 않다는 것을 의미하는 바, 그에 따라 제조비용을 절감할 수 있게 된다.
또, 각각의 반도체칩들이 탑재되는 장소가 다르기 때문에 방열핀(1)상과 섬영역(8)상에서의 칩의 접착방법을 변화시킬 수가 있다. 예컨대, 대전류통전 반도체칩(2)과 방열핀(1)은 땜납재(3)로 접착시키고, 논리회로 반도체칩(5)과 섬영역(8)은 도전성 접착재로 접착시킬 수가 있는데, 상기 도전성 접착재는 열의 영향을 받지 않게 된다. 이는 또한, 대전류통전 반도체칩끼리 접착방법이 다른 경우에도 응용할 수 있는 바, 예컨대 방열핀(1)상에서는 AuSi공정에 의해 접착시키고, 섬영역(8)상에서는 땜납에 의해 접착시킬 수도 있다. 이때, 섬영역(8)상의 대전류통전 반도체칩은 리드프레임(4)을 방열판(放熱板)으로서 이용하게 된다. 또 예컨대 논리회로 반도체칩(5)와 섬영역(8)의 접착방법으로서는, 리드프레임(4)이 얇은 점을 이용하여 이 리드프레임(4)과 논리회로 반도체칩(5)을 코킹(Calking)법에 의해 고정시키는 것도 가능하다. 이 경우, 제조공정에 있어서 미리 리드프레임(4)과 논리 회로칩(5)을 코킹법으로 고정시킨 것을 준비해 두면, 종래의 와이어본딩공정의 장치로 본 발명의 반도체장치를 조립할 수가 있고, 또 접착재를 사용하지 않기 때문에 접착재중의 분순물이온에 의해 패키지내의 반도체장치가 오염되지도 않게 된다.
또 섬영역(8)과 방열핀(1)이 서로 사이를 두고 떨어져 절연되어 있기 때문에, 1패키지내에 전위가 다른 반도체칩을 탑재시키는 것도 가능하게 된다. 더우기, 방열핀(1)보다 상부에 위치하는 섬영역(8)에 대한 열적인 스트레스나 기계적인 스트레스 등의 왜응력(歪應力)에 의해 예컨대 저항과 트랜지스터 및 콘덴서 등의 특성이 변동하기 쉬운 물리적 약한 반도체칩을 탑재시키면, 수지(7)의 막이 얇은 만큼 왜응력이 완화되어 특성의 변동이 억제되게 된다.
또한, 본 실시예에 있어서는 DIP(Dual In-line Package)형 반도체장치 패키지의 예에 대해서 설명하였으나, SIP(Single In-line Package)형 반도체 패키지에서도 본 발명은 유용하며, 그 밖의 리드프레임을 갖춘 반도체 패키지에서도 유용하다.
한편, 본 발명의 특허청구의 범위의 각 구성요소에 병기한 참조부호는 본 발명의 이해를 용이하게 하기 위한 것으로서, 본 발명의 기술적 범위를 도면에 도시된 실시예를 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상에서 설명한 바와 같이 본 발명에 의하면, 방열핀(放熱 fin)으로 부터 사이를 두고 떨어져 있는 리드 프레임상에 반도체칩의 섬영역을 설치함으로써, 통전전류가 큰 반도체칩과 통전전류가 작은 반도체칩을 1패키지화한 반도체장치를 제공할 수 있으며, 1개의 반도체장치 패키지로 예컨대 모터 등과 같은 비교적 대형의 기계적 전기부품의 구동으로 부터 CPU와의 정보교환도 가능하게 되는, 특히 대규모 시스템에 유용한 반도체장치 패키지를 제공할 수 있게 된다.
또, 방열핀이 조립된 패키지가 아니라 통상적으로 이용되고 있는 기판섬영역을 갖춘 패키지에서도 사이를 두고 떨어져 있는 리드프레임상에 섬영역을 설치함으로써, 전위가 다른 반도체칩들을 동일 패키지에 탑재시킨다거나, 반도체칩의 접착방법에 변화를 줄 수 있게 된다.
또한, 수지로 반도체칩들을 서로 절연시킬 수 있기 때문에, 절연기판이 필요치 않게 되어 제조비용도 절감할 수 있게 된다.
더우기, 물리적으로 약한 반도체칩을 수지표면에 가까운 섬영역에 탑재시키면, 그 수지의 두께가 얇은 만큼 반도체칩이 받는 왜응력이 작아져서 신뢰성을 높일 수 있게 된다. 또한 비교적 발열이 적은 중전력용 반도체칩이라면, 방열핀을 사용하지 않고 리드프레임을 방열판으로 이용할 수도 있게 된다. 이처럼 본 발명에 의하면, 설계를 용이하고 자유롭게 할 수 있는 반도체장치 패키지를 제공할 수 있게 된다.

Claims (1)

  1. 통전전류가 큰 반도체칩(2)과, 이 반도체칩(2)이 탑재되는 기판섬유영역으로서의 방열핀(1) 및, 외부단자로 되는 리드프레임(4)을 갖춘 반도체장치 패키지에 있어서, 상기 리드프레임이(4)에 적어도 1개의 통전전류가 작은 반도체칩(5)이 탑재되는 섬영역(8)이 설치되어 있는 것을 특징으로 하는 반도체장치 패키지.
KR1019900001013A 1989-01-30 1990-01-30 반도체장치 패키지 KR930009012B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-20212 1989-01-30
JP1020212A JPH02201949A (ja) 1989-01-30 1989-01-30 半導体装置

Publications (2)

Publication Number Publication Date
KR900012355A KR900012355A (ko) 1990-08-03
KR930009012B1 true KR930009012B1 (ko) 1993-09-18

Family

ID=12020860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001013A KR930009012B1 (ko) 1989-01-30 1990-01-30 반도체장치 패키지

Country Status (4)

Country Link
US (1) US5093713A (ko)
EP (1) EP0381054A3 (ko)
JP (1) JPH02201949A (ko)
KR (1) KR930009012B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5170312A (en) * 1991-11-04 1992-12-08 Motorola, Inc. Protection circuit on a lead of a power device
DE59402033D1 (de) * 1993-09-30 1997-04-17 Siemens Ag Zweipoliges SMT-Miniatur-Gehäuse für Halbleiterbauelemente und Verfahren zu dessen Herstellung
KR0155843B1 (ko) * 1995-07-07 1998-12-01 이대원 반도체장치
DE29825062U1 (de) * 1997-07-29 2004-07-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
DE10125697B4 (de) * 2001-05-25 2019-01-03 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Herstellen eines Leistungshalbleitermoduls
TW488054B (en) * 2001-06-22 2002-05-21 Advanced Semiconductor Eng Semiconductor package for integrating surface mount devices
DE10149774A1 (de) * 2001-10-09 2003-04-24 Bosch Gmbh Robert Verfahren zum Verpacken von elektronischen Baugruppen und Mehrfachchipverpackung
JP4100332B2 (ja) * 2003-11-12 2008-06-11 株式会社デンソー 電子装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1614865A1 (de) * 1967-09-27 1970-12-23 Telefunken Patent Optoelektronische Halbleiteranordnung
US3715633A (en) * 1971-07-15 1973-02-06 J Nier Semiconductor unit with integrated circuit
US3935501A (en) * 1975-02-13 1976-01-27 Digital Components Corporation Micro-miniature light source assemblage and mounting means therefor
DE2510982A1 (de) * 1975-03-13 1976-09-30 Bosch Gmbh Robert Hybrides halbleiterbauelement
DE2610136A1 (de) * 1976-03-11 1977-09-22 Bosch Gmbh Robert Spannungsregler fuer generatoren
US4203792A (en) * 1977-11-17 1980-05-20 Bell Telephone Laboratories, Incorporated Method for the fabrication of devices including polymeric materials
JPS5753947A (en) * 1980-09-17 1982-03-31 Hitachi Ltd Transistor and electronic device containing it
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置
DE3540551C1 (en) * 1984-06-01 1990-02-15 Piller Gmbh Co Kg Anton Semiconductor module for fast switching arrangement
IT1221585B (it) * 1987-05-18 1990-07-12 S G S Microelettronica Spa Ora Circuito modulare a piu' piastrine a semiconduttore in capsulato in resina,e relativo procedimento di fabbrivazione
IT1222152B (it) * 1987-07-28 1990-09-05 Sgs Microelettronica Spa Dispositivo a piu' piastrine di materiale in contenitore di metallo e resina
US4783428A (en) * 1987-11-23 1988-11-08 Motorola Inc. Method of producing a thermogenetic semiconductor device
GB2219435B (en) * 1988-06-02 1991-07-03 Burr Brown Corp Plastic encapsulated multichip hybrid integrated circuit

Also Published As

Publication number Publication date
KR900012355A (ko) 1990-08-03
JPH02201949A (ja) 1990-08-10
EP0381054A3 (en) 1993-03-31
US5093713A (en) 1992-03-03
EP0381054A2 (en) 1990-08-08

Similar Documents

Publication Publication Date Title
KR930002804B1 (ko) 수지밀봉형 반도체장치
EP0594395B1 (en) Semiconductor power module
TW423084B (en) High performance flip chip package
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US8796831B2 (en) Complex semiconductor packages and methods of fabricating the same
US8610263B2 (en) Semiconductor device module
US4807018A (en) Method and package for dissipating heat generated by an integrated circuit chip
JP2982126B2 (ja) 半導体装置およびその製造方法
JP2009536458A (ja) 半導体モジュール及びその製造方法
US11915999B2 (en) Semiconductor device having a carrier, semiconductor chip packages mounted on the carrier and a cooling element
KR930009012B1 (ko) 반도체장치 패키지
US20230187311A1 (en) Semiconductor device and manufacturing method thereof
KR101343199B1 (ko) 반도체 패키지
JP2009130055A (ja) 半導体装置
US20040094828A1 (en) Double-sided multi-chip circuit component
CN114709178A (zh) 功率模块及其内部定位方法
CA2017080C (en) Semiconductor device package structure
KR100244826B1 (ko) 반도체장치 및 그 제조방법
US20050167696A1 (en) Silicon nitride insulating substrate for power semiconductor module
JPS6329413B2 (ko)
KR102378171B1 (ko) 커플드 반도체 패키지
US6545350B2 (en) Integrated circuit packages and the method for the same
JP7106014B2 (ja) パワーモジュール
US20230025949A1 (en) Semiconductor device and a method of manufacturing of a semiconductor device
JP2000031377A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee