KR930006590B1 - 반도체 수지봉합용 금형장치 - Google Patents
반도체 수지봉합용 금형장치 Download PDFInfo
- Publication number
- KR930006590B1 KR930006590B1 KR1019900010954A KR900010954A KR930006590B1 KR 930006590 B1 KR930006590 B1 KR 930006590B1 KR 1019900010954 A KR1019900010954 A KR 1019900010954A KR 900010954 A KR900010954 A KR 900010954A KR 930006590 B1 KR930006590 B1 KR 930006590B1
- Authority
- KR
- South Korea
- Prior art keywords
- mold
- resin
- sealing
- semiconductor
- resin sealing
- Prior art date
Links
- 239000011347 resin Substances 0.000 title claims description 30
- 229920005989 resin Polymers 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000007789 sealing Methods 0.000 title claims description 18
- 239000002184 metal Substances 0.000 title description 9
- 238000000465 moulding Methods 0.000 title 1
- 238000000926 separation method Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
Abstract
내용 없음.
Description
제1도는 본 발명에 의한 반도체 수지봉합용 금형장치의 한 실시예를 나타낸 측단면도.
제2도는 반도체 수지봉합용 금형장치의 분해 사시도.
제3도는 종래의 반도체 수지봉합용 금형장치의 분해 사시도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 반도체 수지봉합용 금형장치 2 : 금형체
3 : 윗금형 4 : 아랫금형
5 : 리드프레임 6 : 반도체칩
7 : 배선부 9 : 분리층
10 : 연통구멍
[산업상의 이용분야]
본 발명은 리드프레임에 마운트된 반도체칩 주위를 수지봉합하기 위한 반도체 수지봉합용 금형장치에 관한 것이다.
[종래의 기술 및 그 문제점]
종래, 리드프레임에 마운트된 반도체칩 및 그 배선부의 주위를 수지봉합하기 위해서, 제3도에 나타낸 바와 같은 반도체 수지봉합용 금형장치가 이용되고 있다.
이 금형장치(16)는 제3도에 나타낸 바와 같이, 윗금형(17)과 아랫금형(18)으로 이루어져 있다. 그리고, 이 윗금형(17)과 아랫금형(18)의 사이에 동일 평면상으로, 반도체칩(도시하지 않음)이 마운틴된 리드프레임(5)이 복수장, 예를들면 8장 배치되어 있다.
이와 같은 상태에서, 프레스기(도시하지 않음)에 의해서 윗금형(17)과 아랫금형(18)의 사이로 리드프레임(5)을 압압(押壓)하고, 윗금형(17)의 주입구(17a)로부터 수지를 주입해서, 반도체칩 및 배선부 주위를 수지봉합하고 있다.
상술한 바와 같이, 종래의 금형장치(16)는 윗금형(17)과 아랫금형(18)의 사이에 동일 평면상으로 리드프레임(5)을 복수장 늘어 놓기 때문에, 금형장치(16)의 판면적 및 프레스압력은 대단히 크게 된다. 이 때문에, 금형장치(16)의 중량 및 사용하는 프레스기의 능력은 대단히 큰 것이 요구되어, 제조가격이 증가한다.
[발명의 목적]
본 발명은 이와 같은 점을 고려해서 이루어진 것으로, 금형장치의 경량화(輕量化)를 꾀할 수 있음과 함께, 사용하는 프레스기의 능력을 작게 할 수가 있는 반도체 수지봉합용 금형장치를 제공하는 것을 목적으로 한다.
[발명의 구성]
본 발명은 리드프레임의 상하 방향에 배치된 윗금형 및 아랫금형으로 이루어진 금형체와 분리층(separator)을 순차적으로 적층하고, 상기 분리층에 상기 금형체의 수지공간과 연통(連通)하는 연통구멍을 형성한 것을 특징으로 하는 반도체 수지봉합용 금형장치이다.
[작용]
본 발명에 의하며, 금형체와 분리층을 순차적으로 적층하여 구성했기 때문에, 다수의 리드프레임을 수지봉합하는 경우, 프레스기에 의한 금형 체결력을 경감할 수 있다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예에 대해서 설명한다.
제1도 및 제2도는 본 발명에 의한 반도체 수지봉합용 금형장치의 한 실시예를 나타낸 도면으로서, 제1도는 반도체 수지봉합용 금형장치의 측단면도, 제2도는 반도체 수지봉합용 금형장치의 분해 사시도이다.
제1도 및 제2도에 나타낸 바와 같이, 반도체 수지봉합용 금형장치(1)는 리드프레임(5)의 상하 방향으로 배치된 윗금형(3) 및 아랫금형(4)으로 이루어진 금형체(2)를 분리층(9)을 개재해서 순차적으로 적층하여 구성되어 있다.
이 가운데, 리드프레임(5)에는 미리 반도체칩(6)이 마운트되고, 배선부(7)에 의해 필요한 배선이 설비되어 있다. 또, 윗금형(3) 및 아랫금형(4)은 각각 관통구멍(3a 및 4a)을 가지고, 이들 관통구멍(3a 및 4a)에 의해서 금형체(2)의 수지공간이 형성되어 있다. 더욱이 분리층(9)에는 금형체(2)의 수지공간고 연통하는 연통구멍(10)이 형성되어 있다.
다음에 이와 같은 구성으로 이루어진 본 실시예의 작용에 대해서 설명한다.
우선 깔판(12)상에 아랫구멍(4)과 리드프레임(5) 및 윗금형(3)이 순차로 쌓아 올려져서, 최하층의 금형체(2)가 형성된다. 계속하여, 최하층의 금형체(2)에 분리층(9)을 매개해서 다음 금형체(2)가 마찬가지로 쌓아 올려진다. 이와 같이 금형체(2)를 순차로 쌓아 올리고, 최후에 최상층의 금형체(2)에 분리층(9)을 매개하여 몰드수지를 세트하는 포트부(11)가 설치되어 있다.
이와 같이, 아랫금형(4)과 리드프레임(5), 윗금형(3) 등을 순차로 쌓아 올리는 경우에, 각 부재(3,4,5,9)에 미리 위치결정 마크(도시하지 않음)를 설정함으로써, 정확히 쌓아 올릴 수가 있다.
다음에, 이와 같이 적층해서 이루어진 금형장치(1)를 프레스기에 장착하고, 포트부(11)의 투입구멍(11a)에 몰드수지를 투입한다. 계속하여 프레스기로 금형체결을 실시한 후, 프레스기에 설치되어 있는 주입기구에 의해 몰드수지를 금형장치(1)내에 주입한다. 몰드수지는 투입구멍(11a)으로부터 최상부 분리층(9)의 연통구멍(10)을 통과하여 최상부 금형체(2)의 수지공간에 주입되고, 계속하여 다음 분리층(9)의 연통구멍(10)을 통과하여 다음 금형체(2)의 수지공간에 주입된다. 그리고, 이와 같이 해서, 모든 층에 있는 금형체(2)의 수지공간에 몰드수지가 충전된다.
본 실시예에 의하면, 윗금형(3) 및 아랫금형(4)으로 이루어진 금형체(2)를 분리층(9)을 매개하여 순차적으로 적층해서 반도체 수지봉합용 금형장치를 구성했으므로, 금형장치의 판면적 및 압력을 작게 할 수 있다.
예를들면 16pin의 Dual In Line Package(DIP)에 있어서, 1개의 금형장치당 리드프레임 처리량은 20장 정도이다. 동일 평면에 리드프레임을 20장 늘어 놓는 종래의 금형장치를 이용하면, 판면적이 600mm×400mm정도, 금형 체결압은 200ton 정도로 된다. 한편, 적층형인 본 발명의 금형장치를 이용한면, 처리량이 20장인 경우에 판면적이 약 1/20인 50mm×250mm정도, 금형 체결압은 10ton 정도로 된다. 이때문에, 금형장치의 경량화를 도모할 수 있음과 함께, 사용하는 프레스기의 능력을 낮게 억제할 수 있다.
[발명의 효과]
이상 설명한 바와 같이, 본 발명에 의하면, 다수의 리드프레임을 수지봉합하는 경우에, 프레스기에 의한 금형 체결력을 경감할 수 있으므로 소형 프레스기의 사용이 가능하다. 또 금형장치 전체를 경량화할 수 있기 때문에, 제조가격의 절감을 도모할 수 있다.
Claims (1)
- 리드프레임(5)의 상하 방향에 배치된 윗금형(3) 및 아랫금형(4)으로 이루어진 금형체(2)와 분리층(9)을 순차적으로 적층하고, 상기 분리층(9)에 상기 금형체(2)의 수지공간과 연통하는 연통구멍(10)을 형성한 것을 특징으로 하는 반도체 수지봉합용 금형장치.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP89-186636 | 1989-07-19 | ||
| JP1-186636 | 1989-07-19 | ||
| JP1186636A JPH0350841A (ja) | 1989-07-19 | 1989-07-19 | 半導体樹脂封止用金型装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR910003790A KR910003790A (ko) | 1991-02-28 |
| KR930006590B1 true KR930006590B1 (ko) | 1993-07-21 |
Family
ID=16192054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900010954A KR930006590B1 (ko) | 1989-07-19 | 1990-07-19 | 반도체 수지봉합용 금형장치 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0350841A (ko) |
| KR (1) | KR930006590B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998047174A1 (fr) * | 1997-04-16 | 1998-10-22 | Hitachi, Ltd. | Moule, dispositif et procede pour mouler un element stratifie |
| JP4855026B2 (ja) * | 2005-09-27 | 2012-01-18 | Ｔｏｗａ株式会社 | 電子部品の樹脂封止成形方法及び装置 |
| JP2007095804A (ja) * | 2005-09-27 | 2007-04-12 | Towa Corp | 電子部品の樹脂封止成形方法及び装置 |
| JP2008235489A (ja) * | 2007-03-19 | 2008-10-02 | Fujitsu Ltd | 樹脂封止方法、樹脂封止用金型、及び樹脂封止装置 |
-
1989
- 1989-07-19 JP JP1186636A patent/JPH0350841A/ja active Granted
-
1990
- 1990-07-19 KR KR1019900010954A patent/KR930006590B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0350841A (ja) | 1991-03-05 |
| KR910003790A (ko) | 1991-02-28 |
| JPH0572102B2 (ko) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378300B2 (en) | Integrated circuit package system | |
| US7156633B2 (en) | Apparatus for encapsulating a multi-chip substrate array | |
| US7298037B2 (en) | Stacked integrated circuit package-in-package system with recessed spacer | |
| US20070216006A1 (en) | Integrated circuit package on package system | |
| KR20030068467A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| KR930006590B1 (ko) | 반도체 수지봉합용 금형장치 | |
| US6341549B2 (en) | Trimming apparatus having punches with air flow routes for removal of gate scraps | |
| WO2004070792A3 (en) | Thin multiple semiconductor die package | |
| US6475878B1 (en) | Method for singulation of integrated circuit devices | |
| KR20120100080A (ko) | 반도체 패키지의 성형 장치 | |
| US5811132A (en) | Mold for semiconductor packages | |
| US5897883A (en) | Mold having projections for inhibiting the formation of air pockets | |
| KR100304680B1 (ko) | 반도체장치및그제조방법 | |
| JPH065645A (ja) | 半導体素子の樹脂成形方法 | |
| KR20010027996A (ko) | 반도체 칩 패키지 몰딩 장치 | |
| US7211215B1 (en) | Mould, encapsulating device and method of encapsulation | |
| JPH0811409B2 (ja) | 半導体装置のためのトランスファ成形方法 | |
| US20230067918A1 (en) | Leadframe-less laser direct structuring (lds) package | |
| CN1314113C (zh) | 防止管脚短路的导线架及具有该导线架的半导体封装件的制法 | |
| KR100283255B1 (ko) | 반도체패키지 자동몰딩시스템의 출력이송장치용 컬 그리퍼 장치 | |
| KR0129218Y1 (ko) | 볼 그리드 어레이 반도체 패키지 성형용 트랜스터 금형구조 | |
| JP3516719B2 (ja) | 片面樹脂モールド製品の製造方法及び樹脂モールド装置 | |
| JPH05218508A (ja) | 光半導体装置の製造方法 | |
| KR100278760B1 (ko) | 반도체패키지의인캡슐레이션된액상봉지재의상부표면을평평하게하는방법및그장치 | |
| JPH0351300B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030701 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |