KR930004857A - 자동정지상태 재시작을 갖는 투명시스템 인터럽트 - Google Patents

자동정지상태 재시작을 갖는 투명시스템 인터럽트 Download PDF

Info

Publication number
KR930004857A
KR930004857A KR1019920015564A KR920015564A KR930004857A KR 930004857 A KR930004857 A KR 930004857A KR 1019920015564 A KR1019920015564 A KR 1019920015564A KR 920015564 A KR920015564 A KR 920015564A KR 930004857 A KR930004857 A KR 930004857A
Authority
KR
South Korea
Prior art keywords
cpu
instruction
command
stop
interrupt
Prior art date
Application number
KR1019920015564A
Other languages
English (en)
Inventor
카르다치 제임스
구옌 카우
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR930004857A publication Critical patent/KR930004857A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Microcomputers (AREA)
  • Retry When Errors Occur (AREA)

Abstract

내용 없음.

Description

자동정지상태 재시작을 갖는 투명시스템 인터럽트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 구현하는 예시적인 마이크로 프로세서 시스템의 기능 블록도,
제2도는 본 발명의 자동정지 재시작을 갖는 투명시스템 인터럽트에 대한 마이크로코드의 기능 흐름도.

Claims (14)

  1. 운영체제 및 다수의 CPU 명령을 포함하는 적어도 하나의 응용 프로그램을 실행하기 위해 적어도 하나의 메모리 유니트에 결합되는 CPU를 구비하며 상기 CPU는 적어도 2가지의 프로그램 실행모드 즉 실모드 및 보호모드 및 프로그램실행을 인터럽트하기 위한 적어도 하나의 인터럽트를 추가로 가지고 있는 개선된 마이크로프로세서 시스템에 있어서, 상기 마이크로프로세서 시스템에 대한 개선이 : (a) 인터럽트 처리프로그램, 상기 CPU의 프로세서 상태 데이터 및 정지표지를 기억하기 위한 전용 메모리 영역을 갖는 상기 메모리 유니트로서, 상기 전용 메모리 영역은 주메모리 공간이 일부로서 매프되지 않아 이로써 상기 전용 메모리 영역을 상기 운영체제 및 응용 프로그램에 억세스되지 않게하고, 상기 프로세서 상태 데이터는 상기 운영체제 및 응용프로그램의 제1 및 제2명령을 각각 가리키는 명령 포인터 및 이전 명령 포인터를 구비하고, 상기 제1명령은 상기 CPU에 의해 다음에 실행될 명령이고 상기 제2명령은 인터럽트 전에 상기 CPU에 의해 실행된 명령이고, 상기 정지표지는 정지명령의 실행으로 부터 결과된 정지 상태로부터 인터럽트 되었는지를 나타내고, 상기 명령은 상기 정지명령을 포함하는 상기 메모리 유니트; (b) 상기 운영체제 및 상기 응용프로그램의 실행을 인터럽트하고, 상기 전용 메모리 영역을 상기 주메모리 공간의 조성의 세그먼트에 넣어 매프하고, 상기 명령 및 이전명령 포인터를 포함하는 상기 CPU의 상기 프로세서 상태 데이터를 상기 전용 메모리 영역안에 기억시키고, 상기 CPU를 상기 실행의 실모드로 전환시키고 상기 CPU가 상기 정지상태로부터 인터럽트되고 있는지를 결정하고, 상기 CPU가 상기 정지상태로부터 인터럽트되고 있는지를 나타내기 위해 상기 정지 표지를 조건부로 세트하기 위한, 상기 운명체제 및 상기 응용프로그램에 의해 마스크 불가능하며 다른 인터럽트보다 더 높은 우선순위를 갖는 시스템 수퍼바이저 인터럽트(SSI)를 갖는 상기 인터럽트; (c) 상기 명령 및 이전 명령 포인터를 포함하는 상기 세이브된 프로세서 상태 데이터를 상기 전용 메모리 영역으로부터 상기 CPU로 복원하고, 정지표지가 세트되어 있는지를 결정하기 위해 상기 표지를 검사하고. 상기 정지표지가 세트되어 있으면 상기 복원된 명령 포인터를 상기 복원된 이전명령포인터로 조건부로 감소시키고, 상기 전용메모리영역을 상기 주메모리 공간으로 바꾸어 언매프하고, 그리고 상기 운영체재 및 상기 응용 프로그램의 실행을 재개하기 위한 재개 영령을 갖는 상기 명령을 구비하며, 이로써 상기 CPU가 신뢰성있게 인터럽트되고 자동정지상태 재시각이 상기 운영체제 및 상기 응용 프로그램에 투명한 방식으로 상기 인터럽트 서비스 프로그램에 제공되게 하는 것을 특징으로 하는 개선된 마이크로프로세서 시스템.
  2. 제1항에 있어서, 상기 메모리 유니트는 온-보드 RAM을 구비하고 상기 전용 메모리영역은 상기 온-보드 RAM의 일부인 것을 특징으로 하는 개선된 마이크로프로세서 시스템.
  3. 제1항에 있어서, 상기 메모리 유니트는 온-보드 RAM 제어기에 결합되는 오프-보드 RAM을 구비하고, 상기 전용 메모리영역은 상기 오프-보드 RAM의 일부인 것을 특징으로 하는 개선된 마이크로프로세서 시스템.
  4. 제1항에 있어서, 상기 CPU는 상기 SSI를 포함하는 삼기 인터럽트를 트리거하기 위한 인터럽트 수단을 구비하고, 상기 SSI는 전기신호의 수신이 있으면 트리거되고, 상기 인터럽트 수단은 상기 전기신호를 수신하기 위한 인터페이스를 구비하는 것을 특징으로 하는 개선된 마이크로프로세서 시스템.
  5. 제4항에 있어서, 상기 인터페이스는 외부 회로핀인 것을 특징으로 하는 개선된 마이크로프로세서 시스템.
  6. 제4항에 있어서, 상기 마이크로프로세서 시스템은 시스템 자산과 관련된 소정이 이벤트를 검출하고 상기 검출이 있으면 상기 인터페이스에 대해 상기 전기신호를 발생하기 위해 상기 마이크로프로세서 시스템 및 상기 인터럽트 수단중 적어도 하나의 시스템자산에 결합되는 이벤트 검출수단을 추가로 구비하는 것을 특징으로 하는 개선된 마이크로프로세서 시스템.
  7. 제1항에 있어서, 상기 CPU는 상기 정지명령 및 상기 개재명령을 포함하는 상기 명령을 실행하기 위한 명령 수단을 구비하는 것을 특징으로 하는 개선된 마이크로프로세서 시스템.
  8. 운영체제 및 다수의 CPU의 명령을 포함하는 적어도 하나의 응용 프로그램을 실행하기 위해 적어도 하나의 메모리 유니트에 결합되는 CPU를 구비하며, 상기 CPU는 적어도 프로그램 실행모드 즉 실모드 및 보호모드 및 프로그램 실행을 인터럽트하기 위한 적어도 하나의 인터럽트를 추가로 가지고 있는 마이크로프로세서 시스템에 있어서, 상기 CPU를 신뢰성 있게 인터럽트하고 상기 운용체제 및 응용프로그램에 투명한 방식으로 자동정지상태 제시각을 제공하기 위한 방법이 : (a) 상기 메모리 유니트상의 전용 메모리 영역에 인터럽트 처리 프로그램을 기억시키는 단계(상기 전용메모리는 주메모리 공간의 일부로서 매프되지 않으면 이로써 상기 전용메모리 영역을 상기 운영체제 및 응용프로그램에 악세스될수 없게한다) ; (b) 소정의 입력의 수신이 있으면 살기 운영체제 및 상기 응용프로그램의 실행을 인터럽트하는 단계(상기 인터럽션은 상기 운영체제 및 상기 응용 프로그램에 의해 마이크로 불가능하며 다른 인터럽션보다 더 높은 우선순위를 갖는다) ; (c) 상기 전용 메모리 영역을 상기 주메모리 공간의 소정의 세그먼트에 넣고 매프하는 단계; (d) 상기 CPU의 프로세서 상태 데이터를 상기 전용 메모리 영역속으로 기억시키는 단계(상기 프로세서 상태 데이터는 상기 운영체제 및 응용프로그램의 제1 및 제2명령을 가리키는 명령 포인터 및 이전명령 포인터를 포함하고, 상기 제1명령은 상기 CPU에 의해 다음에 실행될 명령이고 상기 제2명령은 상기 인터럽트전에 상기 CPU에 의해 실행된 명령이다) ; (e) 상기 CPU가 정지명령의 실행으로부터 결과된 정지상태로부터 인터럽트 되고 있는지를 결정하고, 상기 CPU가 상기 정지상태로부터 인터럽트되고 있으면 그것을 나타내기 위하여 정지표지를 세트하고, 상기 정지표지를 상기 전용메모리 영역에 기억시키는 단계(상기 명령은 상기 정지명령을 포함한다); (f) 상기 CPU를 상기 실행의 실모드로 전환하는 단계; (g) 상기 인터럽트 처리프로그램의 실행을 시작하는 단계; (h) 상기 명령 및 이전명령 포인터를 포함하는 상기 세이브된 프로세서 상태 데이터를 상기 전용메모리 영역으로부터 상기 CPU로 복원시키는 단계(상기 복원은 상기 인터럽트 서비스 프로그램에 의해 제어된다); (i) 상기 정지표지가 세트되어있는지를 결정하고, 상기 정지표지가 세트되어 있으면 상기 복원된 명령 포인터를 상기 복원된 이전 명령 포인터까지 감소시키는 단계; (j) 상기 전용메모리 영역을 상기 주메모리 공간으로 바꾸고 언매프하는 단계; 및 (k) 상기 운영체제 및 상기 응용프로그램의 실행을 재개하는 단계를 구비하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 상기 메모리 유니트는 온-보드 RAM을 구비하고, 상기 전용 메모리 영역은 상기 온-보드 RAM의 일부인 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 상기 메모리 유니트는 온-보드 RAM 제어기에 결합되는 오프-보드 RAM을 구비하고 상기 전용 메모리 영역은 상기 오프-보드 RAM의 일부인 것을 특징으로 하는 방법.
  11. 제8항에 있어서, 상기 단계 ((b) 내지 (g))는 전기신호의 수신이 있으면 상기 CPU의 인터럽트 수단에 의해 수행되고, 상기 인터럽트 수단은 상기 전기신호를 수신하기 위한 인터페이스를 구비하는 것을 특징으로 하는 개선된 마이크로 프로세서 시스템.
  12. 제11항에 있어서, 상기 인터페이스는 외부 회로핀인 것을 특징으로 하는 방법.
  13. 제11항에 있어서, 상기 전기신호는 시스템자산과 관련된 소정의 이벤트의 검출이 있으면 적어도 상기 마이크로 프로세서 시스템 의 하나의 시스템자산에 결합되는 이벤트 검출수단 및 상기 인터럽트 수단에 의해 발생되고 상기 인터페이스에 제공되는 것을 특징으로 하는 방법.
  14. 제11항에 있어서, 상기 단계 ((h) 내지 (k))는 상기 CPU의 명령수단에 의해 수행되고 상기 정지명령은 상기 명령수단에 의해 실행되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920015564A 1991-08-30 1992-08-28 자동정지상태 재시작을 갖는 투명시스템 인터럽트 KR930004857A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/753,327 US5291604A (en) 1991-08-30 1991-08-30 Transparent system interrupts with automated halt state restart
US753327 2000-12-30

Publications (1)

Publication Number Publication Date
KR930004857A true KR930004857A (ko) 1993-03-23

Family

ID=25030180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920015564A KR930004857A (ko) 1991-08-30 1992-08-28 자동정지상태 재시작을 갖는 투명시스템 인터럽트

Country Status (8)

Country Link
US (1) US5291604A (ko)
JP (1) JP2743233B2 (ko)
KR (1) KR930004857A (ko)
CN (1) CN1040157C (ko)
DE (1) DE4228755C2 (ko)
GB (1) GB2259167B (ko)
HK (1) HK153695A (ko)
IT (1) IT1258231B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
JPH06236284A (ja) * 1991-10-21 1994-08-23 Intel Corp コンピュータシステム処理状態を保存及び復元する方法及びコンピュータシステム
GB2266606B (en) * 1992-04-27 1996-02-14 Intel Corp A microprocessor with an external command mode
US5473767A (en) * 1992-11-03 1995-12-05 Intel Corporation Method and apparatus for asynchronously stopping the clock in a processor
JP2675506B2 (ja) 1993-04-19 1997-11-12 川崎製鉄株式会社 マイクロプロセッサ装置
US5548763A (en) * 1993-07-26 1996-08-20 International Business Machines Corporation Desk top computer system having multi-level power management
WO1995015528A1 (en) * 1993-11-30 1995-06-08 Vlsi Technology, Inc. A reallocatable memory subsystem enabling transparent transfer of memory function during upgrade
US5555510A (en) * 1994-08-02 1996-09-10 Intel Corporation Automatic computer card insertion and removal algorithm
US5671422A (en) * 1994-11-14 1997-09-23 Intel Corporation Method and apparatus for switching between the modes of a processor
US5649207A (en) * 1994-12-01 1997-07-15 Kawasaki Steel Corporation Microprocessor unit having interrupt mechanism
US6678712B1 (en) 1996-01-19 2004-01-13 International Business Machines Corporation Method and system for executing a program under one of a plurality of mutually exclusive operating environments
US5949762A (en) * 1996-01-24 1999-09-07 Telebit Corporation Apparatus and method for processing multiple telephone calls
US5889816A (en) * 1996-02-02 1999-03-30 Lucent Technologies, Inc. Wireless adapter architecture for mobile computing
US5802593A (en) * 1996-09-06 1998-09-01 Intel Corporation Method and apparatus for improving disk drive performance
US6742080B1 (en) 1996-09-06 2004-05-25 Intel Corporation Disk block allocation optimization methodology and application
US5987537A (en) * 1997-04-30 1999-11-16 Compaq Computer Corporation Function selector with external hard wired button array on computer chassis that generates interrupt to system processor
US6137677A (en) 1997-06-13 2000-10-24 Compaq Computer Corporation Ergonomic controls for a personal computer CPU
US6199143B1 (en) * 1997-11-26 2001-03-06 International Business Machines Corporation Computing system with fast data transfer of CPU state related information
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
US7770034B2 (en) * 2003-12-16 2010-08-03 Intel Corporation Performance monitoring based dynamic voltage and frequency scaling
US7222030B2 (en) * 2004-02-06 2007-05-22 Intel Corporation Method and apparatus for profiling power performance of software applications
JP4293239B2 (ja) * 2006-12-28 2009-07-08 ソニー株式会社 情報処理装置および方法、プログラム、並びに記録媒体
TW201237630A (en) * 2011-03-01 2012-09-16 Wistron Corp Method and computer system for processing data in a memory
CN102708015A (zh) * 2012-05-15 2012-10-03 江苏中科梦兰电子科技有限公司 基于cpu不可屏蔽中断系统问题诊断的调试方法
US9495159B2 (en) * 2013-09-27 2016-11-15 Intel Corporation Two level re-order buffer
CN105224403B (zh) * 2015-09-17 2018-09-28 华为技术有限公司 一种中断处理方法及装置
CN105279021B (zh) * 2015-10-16 2019-05-07 华为技术有限公司 执行不可屏蔽中断的方法和装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200912A (en) * 1978-07-31 1980-04-29 Motorola, Inc. Processor interrupt system
US4914578A (en) * 1983-04-18 1990-04-03 Motorola, Inc. Method and apparatus for interrupting a coprocessor
JPS59182389A (ja) * 1984-02-27 1984-10-17 Sanyo Electric Co Ltd マイクロコンピユ−タの動作方法
DE3587643T2 (de) * 1984-03-02 1994-03-24 Nec Corp Informationsverarbeitungseinheit mit Unterbrechungsfunktion.
US4734882A (en) * 1985-04-01 1988-03-29 Harris Corp. Multilevel interrupt handling scheme
US5027273A (en) * 1985-04-10 1991-06-25 Microsoft Corporation Method and operating system for executing programs in a multi-mode microprocessor
JPH0795278B2 (ja) * 1985-08-30 1995-10-11 株式会社日立製作所 処理装置の割込制御方式
US4907150A (en) * 1986-01-17 1990-03-06 International Business Machines Corporation Apparatus and method for suspending and resuming software applications on a computer
JPS6468838A (en) * 1987-09-10 1989-03-14 Hitachi Ltd Level processing information processor
JPH02257232A (ja) * 1989-03-29 1990-10-18 Matsushita Graphic Commun Syst Inc 割り込み処理プログラム管理方法
US5175853A (en) * 1990-10-09 1992-12-29 Intel Corporation Transparent system interrupt

Also Published As

Publication number Publication date
HK153695A (en) 1995-10-06
GB2259167B (en) 1995-01-25
ITMI922009A0 (it) 1992-08-24
DE4228755A1 (de) 1993-03-04
JP2743233B2 (ja) 1998-04-22
GB9217850D0 (en) 1992-10-07
JPH05257712A (ja) 1993-10-08
CN1040157C (zh) 1998-10-07
US5291604A (en) 1994-03-01
IT1258231B (it) 1996-02-22
GB2259167A (en) 1993-03-03
DE4228755C2 (de) 1996-08-29
ITMI922009A1 (it) 1994-02-24
CN1070496A (zh) 1993-03-31

Similar Documents

Publication Publication Date Title
KR930004857A (ko) 자동정지상태 재시작을 갖는 투명시스템 인터럽트
US5357628A (en) Computer system having integrated source level debugging functions that provide hardware information using transparent system interrupt
US9727343B2 (en) Apparatus and method for handling exception events
CN101859258A (zh) 系统管理模式处理器间中断重定向
KR910006823A (ko) 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템
US5274826A (en) Transparent system interrupts with automated input/output trap restart
JPS57153339A (en) Information processor
KR900000795A (ko) 데이타 처리 시스템
CN114282206A (zh) 栈溢出检测方法、装置、嵌入式系统和存储介质
KR890002764A (ko) 데이타 처리시스템에서의 비동기 프로그램 인터럽트 사건의 제어용 장치 및 그방법
JP2753781B2 (ja) マイクロプロセッサ装置及び割込みと自動化入出力トラップ再始動を行う方法
JPH0126086B2 (ko)
US11704127B2 (en) Marking current context data to control a context-data-dependent processing operation to save current or default context data to a data location
JPS57143643A (en) Data processing device
JPH07152605A (ja) エミュレータ
SU702377A1 (ru) Устройство дл прерывани программ
JP3071210B2 (ja) タスク管理制御方式
JPS58115546A (ja) ハ−ドウエアブレ−クポインタを内蔵したマイクロコンピユ−タ
GB1311183A (en) Data process system with priority-dependent programme inter ruption
JPS62202257A (ja) 補助処理装置制御方式
JPH0330022A (ja) 情報処理装置
JPH07210421A (ja) スレッド環境におけるデバッグ方法
JPH03225437A (ja) ブレークポイントの停止回数表示方式
JPH04262429A (ja) インサーキットエミュレータ
Ro et al. Exceptions and Interrupts

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee