JPH07152605A - エミュレータ - Google Patents

Abstract

(57)【要約】 【目的】 マイクロプロセッサによる周辺機器の制御プ
ログラムの実行を停止させることなくエミュレータ動作
を停止させることができるようにする。 【構成】 ブレーク割り込み命令及びブレーク命令を用
いてブレーク処理を実行すると共に、このブレーク処理
をリターンブレーク命令により解除するＭＰＵ１０２を
搭載したエミュレータであって、前記ブレーク処理中に
ユーザシステム２００からの割り込み要求が発生したこ
とをもって、前記ブレーク処理を解除するブレーク解除
割り込み制御部１０６を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロプロセッサ
（ＭＰＵ）を用いた機器の開発支援技術、特に、その状
態監視に用いて効果のある技術に関するものである。

【０００２】

【従来の技術】マイクロプロセッサを用いた機器の開発
においては、そのマイクロプロセッサと同一の機能を有
する別のマイクロプロセッサによりプログラムを実行
し、上記の機器を制御し、ハードウェア及びソフトウェ
アのデバッグを行うエミュレータが用いられる。

【０００３】一般にエミュレータは、ブレーク機能及び
１命令実行機能によりユーザプログラムを断片的に実
行、停止しながら内部メモリ及びレジスタ内容を参照ま
たは変更し、更にはトレース内容の表示を行いながらデ
バッグを行うものである。例えば、本発明者らが用いて
いるエミュレータにおいては、メモリ表示及びレジスタ
表示などはユーザプログラム実行をブレークさせて行っ
ており、ブレーク中はユーザプログラムからの割り込み
要求はマスクされる。

【０００４】ところで、マイクロプロセッサの高集積化
及び多機能化が進むにつれ、種々の機能がチップに内蔵
される傾向にある。このようなマイクロプロセッサを用
いることにより、１つのマイクロプロセッサで種々の周
辺入出力機器を直接制御できるようになる。

【０００５】また、エミュレータにおいては、ユーザプ
ログラムの周辺機器の制御動作を停止させることなく、
各種のデバッグ用機器の使用を可能にする機能を備える
ことが要求されている。

【０００６】

【発明が解決しようとする課題】しかし、上記したよう
に、マイクロプロセッサで周辺入出力機器の制御動作を
直接に行った場合、エミュレーション中はその制御プロ
グラムの実行が停止されるため、一旦ブレークしてしま
うとユーザ割り込みを受け付けることができず、周辺機
器の破壊（例えば、モータの異常回転）を招く恐れがあ
る。

【０００７】そこで、本発明の目的は、エミュレータ動
作の停止が、マイクロプロセッサによる周辺機器の制御
プログラムの実行を停止させることなく行うことが可能
な技術を提供することにある。

【０００８】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。

【０００９】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下の通りである。

【００１０】すなわち、ブレーク割り込み命令及びブレ
ーク命令を用いてブレーク処理を実行すると共に、この
ブレーク処理をリターンブレーク命令により解除するマ
イクロプロセッサを搭載したエミュレータであって、前
記ブレーク処理中に被エミュレーション機からの割り込
み要求が発生したことをもって、前記ブレーク処理を解
除する手段を設けるようにしている。

【００１１】

【作用】上記した手段によれば、ユーザプログラムの実
行中にブレークを行ってシステムプログラムの実行によ
り周辺機器の制御動作をしているとき、ユーザ側からの
割り込みに基づいてリターンブレーク命令が出され、ユ
ーザの割り込み要求が実行される。したがって、周辺機
器の動作を停止させることなく、プログラム実行時のマ
イクロプロセッサの内部状態の情報の提供が可能にな
る。

【００１２】

【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。

【００１３】図１は本発明によるエミュレータの一実施
例を示すブロック図である。

【００１４】エミュレータ１００には、エミュレータ１
００内のユーザインタフェース１０１及びユーザインタ
フェースプローブ２０１を介してユーザシステム２００
（被エミュレーション機）が接続されている。

【００１５】エミュレータ１００は、エミュレーション
の対象であると共にユーザシステム２００に採用される
ＭＰＵと同等の機能を備えたＭＰＵ１０２を主体に構成
され、このＭＰＵ１０２とユーザインタフェース１０１
の間には、エミュレーションバス１０３が接続されてい
る。ＭＰＵ１０２は、ブレーク機能に対応した複数の端
子を備えるほか、ブレーク（ＢＲＫ）命令、リターンブ
レーク（ＲＴＢ）命令及びリターンユーザ（ＲＴＵ）命
令を有し、ブレーク状態の制御を行うことができる。

【００１６】エミュレーションバス１０３には、メモリ
１０４、エミュレーションの為の制御を実行するエミュ
レーション制御部１０５、このエミュレーション制御部
１０５からの指令に基づいてブレーク解除割り込みを行
うブレーク解除割り込み制御部１０６、ユーザプログラ
ム実行停止条件を検出するブレーク検出回路１０７、エ
ミュレーション実行結果を取得するトレースメモリ１０
８、ユーザプログラムが格納されるエミュレーションメ
モリ１０９の各々が接続されている。

【００１７】さらにメモリ１０４〜ブレーク検出回路１
０９の各回路部はシステムバス１１０に共通接続され、
このシステムバス１１０にはホストＣＰＵ１１１が接続
されている。このホストＣＰＵ１１１は、エミュレータ
を統括制御するために用いられる。

【００１８】システムバス１１０には、更に、システム
メモリ１１２及びＩ／Ｏインタフェース部１１３が接続
され、このＩ／Ｏインタフェース部１１３にはフロッピ
ーディスクを記憶媒体とするディスク装置１１４、及び
ＣＲＴ等を表示器とするディスプレイ装置１１５が接続
されている。

【００１９】また、ＭＰＵ１０２はＩＮＴＵ（ユーザ割
り込み）端子を３個（２〜０）備えるほか、ＢＲＫＡＫ
（ブレークアクノリッジ）端子及びＢＲＫ（ブレーク割
り込み）端子を備えている。ＩＮＴＵ端子２〜０にはブ
レーク解除割り込み制御部１０６から出力されるブレー
ク解除割り込み信号１１６が入力され、ブレーク検出回
路１０７からＢＲＫ端子へはブレーク割り込みを示す信
号１１７が送出され、ＭＰＵ１０２からＢＲＫＡＫ端子
へはブレーク状態を示す信号１１８が送出されている。

【００２０】以上の構成において、エミュレーションの
実行が指示されると、ＭＰＵ１０２はユーザシステム２
００上またはエミュレーションメモリ１０９上のユーザ
プログラムを実行する。ＭＰＵ１０２はＢＲＫ端子にブ
レーク信号１１７が印加され、或いはＢＲＫ命令を実行
するとブレーク状態になり、ＢＲＫＡＫ端子の出力レベ
ルを“Ｈ”（ハイ）から“Ｌ”（ロー）にする。

【００２１】ブレーク状態になると、エミュレータ１０
０の動作空間をユーザ空間からシステム空間に切り換
え、メモリ１０４にスタックした後、メモリ１０４上の
エミュレータプログラムを実行する。ユーザシステム或
いはエミュレーションメモリ１０９上のユーザプログラ
ムの実行に際しては、ＲＴＢ命令を実行することにより
ブレーク状態は解除され、ＢＲＫＡＫ端子が“Ｈ”レベ
ルになり、エミュレータ１００の動作空間がシステム空
間からユーザ空間に切り換わり、ユーザプログラムが実
行される。

【００２２】図２は図１に示したＭＰＵ１０２とブレー
ク解除割り込み制御部１０６の構成の詳細を示すブロッ
ク図である。

【００２３】ＭＰＵ１０２は、ＣＰＵ１０２ａ、及びＣ
ＰＵ１０２ａに接続されて割り込み要求信号及びベクタ
番号をＣＰＵ１０２ａへ送出する割り込みコントローラ
１０２ｂを備えている。この割り込みコントローラ１０
２ｂは、優先順位決定部と割り込みマスク部から構成さ
れている。

【００２４】さらに、ＭＰＵ１０２には、周辺割り込み
要求信号を割り込みコントローラ１０２ｂへ送出する周
辺機能部（例えば、タイマ、入出力ポート等）１０２
ｃ、内部バス１０２ｆに接続されてブレーク状態の解除
及び遷移のタイミングを生成する為のスタックポインタ
モニタ１０２ｄ、このスタックポインタモニタ１０２ｄ
に接続されるブレーク制御部１０２ｅの各々が設けられ
ている。なお、割り込みコントローラ１０２ｂから出力
されるベクタは、レジスタまたは端子設定により任意に
設定することができる。

【００２５】また、ブレーク解除割り込み制御部１０６
は、システムバス１１０に接続されてＩＮＴＵ２〜０端
子に対するブレーク解除割り込み信号１１６を指定する
割り込み条件指定部１０６ａ、エミュレーションバス１
０３及び割り込み条件指定部１０６ａに接続されて条件
の一致を判定する比較器１０６ｂ、この比較器１０６ｂ
及びシステムバス１１０に接続されて条件一致した場合
の割り込みレベルを指定する割り込みレベル指定部１０
６ｃ、及び割り込みレベル指定部１０６ｃに接続される
優先順位決定部１０６ｄから構成されている。

【００２６】なお、優先順位決定部１０６ｄの出力信号
は、割り込みコントローラ１０２ｂへ送出される。ま
た、割り込み条件指定部１０６ａ及び割り込みレベル指
定部１０６ｃの内容の設定は、システムバス１１０を介
してホストＣＰＵ１１１により行われる。比較器１０６
ｂは、ＭＰＵ１０２の周辺機器制御用のポート端子状態
とユーザシステム上の任意の信号を入力することが可能
であり、割り込み条件指定部１０６ａの設定により種々
の条件指定が可能である。（本実施例の場合、割り込み
として３個を容易し、その割り込みレベルは１〜６の７
レベルを用意している）。

【００２７】ここで、図２の構成の動作を簡単に説明す
る。例えば、エミュレーションバス１０３からは、ユー
ザシステム側のセンサの出力やスイッチのＯＮ／ＯＦＦ
信号等の割り込み処理をさせたい内容がフラグの形で取
り込まれ、割り込み条件指定部１０６ａで指定されてい
る内容との比較が比較器１０６ｂで行われ、一致した内
容に対し、それが最優先に該当するか否かが割り込みレ
ベル指定部１０６ｃによって複数のレベル（例えば、３
つのレベル）で判定され、優先順位の決定が優先順位決
定部１０６ｄにより行われる。

【００２８】ＭＰＵ１０２内の割り込みコントローラ１
０２ｂは、その割り込みマスク部のレジスタ設定によ
り、周辺機能部１０２ｃからのＩＮＴＵ２〜０端子入力
（通常の割り込み要求）をマスクすることができる。す
なわち、割り込みコントローラ１０２ｂは、周辺機能部
１０２ｃからの信号と優先順位決定部１０６ｄからの信
号のどちらを優先させるかを決定し、選んだ方の信号を
最優先レベルの割り込み要求としてＣＰＵ１０２ａへ送
出する。

【００２９】次に、本発明によるエミュレータの処理の
流れについて、図３（ＭＰＵ１０２によるプログラム実
行フロー）及び図４（ＭＰＵ１０２の動作切り換えフロ
ー）の説明図を参照しながら説明する。

【００３０】システムプログラムは、ブレーク状態（Ｂ
ＲＫＡＫ端子が“Ｌ”レベルの状態）において実行され
る。図３及び図４の（１）の時点でＲＴＢ命令が実行さ
れることによりリターンブレークされてブレーク状態が
解除され（ＢＲＫＡＫ端子が“Ｈ”レベルの状態）、Ｍ
ＰＵ１０２によるユーザプログラムの実行が開始される
（ＧＯ ＳＴＥＰ）。このユーザプログラムの実行中
に、表示動作等のためにブレークが行われると、ブレー
ク割り込み例外処理が実行され、再度ブレーク状態にな
る（図３及び図４の（２）の状態）。このブレーク状態
のもとでシステムプログラムが稼働し、表示等の処理が
行われる。

【００３１】このシステムプログラムの動作中にＩＮＴ
Ｕ２〜０端子に割り込み或いは周辺機能部１０２ｃから
の割り込みが発生すると（図３及び図４の（３）の状
態）、これがＣＰＵ１０２ａによって受け付けられ、ブ
レーク制御部１０２ｅによってブレーク状態が解除され
て表示等の処理は中断され、ブレーク割り込み例外処理
が実行（ユーザスタック領域にスタック２が実行）さ
れ、ユーザ割り込み処理ルーチンに入る。このときのス
タックポインタ（ＳＰ）の値は、スタックポインタモニ
タ１０２ｄ内に保持される。以降、スタックポインタモ
ニタ１０２ｄは、このスタックポインタアドレスへのア
ンスタックの発生を監視する。

【００３２】この状態でユーザ割り込み処理ルーチンが
終了すると、リターン割り込み（ＲＴＩ）命令が実行さ
れ、図４のスタック２と同じアドレスにアンスタック２
が実行されることにより、スタックポインタモニタ１０
２ｄからブレーク解除要求が出され、ブレーク状態に戻
され、表示等の処理が再開される（図３及び図４の
（４）の状態）。

【００３３】このとき、ＲＴＩ命令を専用リターン命令
に置き換え、ユーザ割り込み処理ルーチンの書換えを行
う（すなわち、ＣＰＵ１０２ａとブレーク制御部１０２
ｅとの間で処理を行う）ようにすると、スタックポイン
タモニタ１０２ｄを設ける必要がなくなる。

【００３４】なお、図３において、（３）の状態からユ
ーザ割り込み処理ルーチンへ移行せず、（３）から
（４）へ直行する状態が在来のエミュレータ動作であ
り、ユーザプログラムの実行を行うことはできない。こ
れに対し、本発明ではブレーク状態を解除する割り込み
が可能であるため、ブレーク状態でユーザの割り込み要
求を実行することができる。

【００３５】したがって、例えばユーザシステム２００
のモータの制御が不能になり、回転異常を生じた場合、
極めて危険な状態であるが、これに対して優先順位を高
くしておくことにより優先順位決定部１０６ｄの出力を
選択させることができ、モータ制御に必要なユーザ割り
込み処理ルーチンを実行させることができる。

【００３６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることは言うまでもない。

【００３７】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【００３８】すなわち、ブレーク割り込み命令及びブレ
ーク命令を用いてブレーク処理を実行すると共に、この
ブレーク処理をリターンブレーク命令により解除するマ
イクロプロセッサを搭載したエミュレータであって、前
記ブレーク処理中に被エミュレーション機からの割り込
み要求が発生したことをもって、前記ブレーク処理を解
除する手段を設けるようにしたので、周辺機器の動作を
停止させることなく、プログラム実行時におけるマイク
ロプロセッサの内部状態の情報提供が可能になる。

【図面の簡単な説明】

【図１】本発明によるエミュレータの一実施例を示すブ
ロック図である。

【図２】図１に示したＭＰＵとブレーク解除割り込み制
御部の構成の詳細を示すブロック図である。

【図３】ＭＰＵプログラム実行フローを示す説明図であ
る。

【図４】ＭＰＵの動作切り換えフローを示す説明図であ
る。

【符号の説明】

１００ エミュレータ １０１ ユーザインタフェース １０２ ＭＰＵ １０２ａ ＣＰＵ １０２ｂ 割り込みコントローラ １０２ｃ 周辺機能部 １０２ｄ スタックポインタモニタ １０２ｅ ブレーク制御部 １０２ｆ 内部バス １０３ エミュレーションバス １０４ メモリ １０５ エミュレーション制御部 １０６ ブレーク解除割り込み制御部 １０６ａ 割り込み条件指定部 １０６ｂ 比較器 １０６ｃ 割り込みレベル指定部 １０６ｄ 優先順位決定部 １０７ ブレーク検出回路 １０８ トレースメモリ １０９ エミュレーションメモリ １１０ システムバス １１１ ホストＣＰＵ １１２ システムメモリ １１３ Ｉ／Ｏインタフェース部 １１４ ディスク装置 １１５ ディスプレイ装置 １１６ ブレーク解除割り込み信号 １１７，１１８ 信号 ２００ ユーザシステム ２０１ ユーザインタフェースプローブ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 ブレーク割り込み命令及びブレーク命令
   を用いてブレーク処理を実行すると共に、このブレーク
   処理をリターンブレーク命令により解除するマイクロプ
   ロセッサを搭載したエミュレータであって、前記ブレー
   ク処理中に被エミュレーション機からの割り込み要求が
   発生したことをもって、前記ブレーク処理を解除する手
   段を設けたことを特徴とするエミュレータ。
2. 【請求項２】 前記被エミュレーション機からの割り込
   み要求の受け付けを複数にし、これらに対して優先順位
   を付す手段を設けたことを特徴とする請求項１記載のエ
   ミュレータ。
3. 【請求項３】 前記被エミュレーション機からの割り込
   み要求と前記マイクロプロセッサの内部要因による割り
   込み要求のうち、いずれか一方を選択可能にする割込制
   御手段を設けたことを特徴とする請求項１記載のエミュ
   レータ。
4. 【請求項４】 ブレーク解除割り込み実行時のスタック
   アドレスを保持し、その後の前記スタックアドレスへの
   アンスタックを検出し、自動的にブレーク状態に戻すモ
   ニタ手段を設けたことを特徴とする請求項１記載のエミ
   ュレータ。
5. 【請求項５】 前記被エミュレーション機からの割り込
   み要求を専用のリターン命令に置換し、この命令によっ
   てユーザ割り込み処理ルーチンを実行する制御手段を設
   けたことを特徴とする請求項１記載のエミュレータ。