KR930002899Y1 - 메모리 칩 구조 - Google Patents

메모리 칩 구조 Download PDF

Info

Publication number
KR930002899Y1
KR930002899Y1 KR2019900019710U KR900019710U KR930002899Y1 KR 930002899 Y1 KR930002899 Y1 KR 930002899Y1 KR 2019900019710 U KR2019900019710 U KR 2019900019710U KR 900019710 U KR900019710 U KR 900019710U KR 930002899 Y1 KR930002899 Y1 KR 930002899Y1
Authority
KR
South Korea
Prior art keywords
cell
memory chip
chip structure
topology
pattern
Prior art date
Application number
KR2019900019710U
Other languages
English (en)
Other versions
KR920013775U (ko
Inventor
김웅희
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900019710U priority Critical patent/KR930002899Y1/ko
Publication of KR920013775U publication Critical patent/KR920013775U/ko
Application granted granted Critical
Publication of KR930002899Y1 publication Critical patent/KR930002899Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

메모리 칩 구조
제1도는 종래 메모리 칩의 2개의 컬럼 배열구성도.
제2도는 제1도의 “A”부분 단면도.
제3도는 본 고안의 컬럼 배열구성도.
제4도는 제3도의 “B”부분 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 여분의 셀
본 고안은 메모리 칩 구조에 관한 것으로 특히 칩 가장자리 셀의 토폴로지(Topology)가 중심부 셀의 토폴로지와 같게 한 것이다.
종래의 메모리 칩은 제1도와 제2도에 도시된 바와 같이 셀들의 배치구조가 임의의 컬럼을 구성하는데 있어서, C부분의 패턴과 D부분의 패턴이 반복된다.
예를 들어 어드레스가 4개인 경우에 C패턴으로 시작되면 CDCDCDC 형태로 전개되고, D패턴으로 시작되면 DCDCDCD로 전개된다. 그러나, 상기와 같은 종래 기술에 있어서 C패턴으로 시작되는 컬럼의 경우 E점에서의 셀의 좌측주변부와 토폴로지가 C부분 셀의 토폴로지와 심한 차이가 나고 마지막 어드레스 부분인 F점의 우측 부분인 페리페럴(Peripheral)과 심한 토폴로지의 차이가 발생한다.
이와 같은 토폴로지의 현저한 차이로 인하여 한 칩내에서 제2도의 경우 C패턴이나 D패턴이 시작하거나 끝나는 부분에서 페리페럴과 현저한 토폴로지 차이로 해당 어드레스의 불량이 매우 높게 되는 결점이 있다.
본 고안은 이와 같은 종래의 결점을 감안하여 안출한 것으로 메모리 칩의 어드레스 맨처음 시작점 이전에 여분의 셀을 두어 실제 사용되는 메모리 셀에는 페리페럴에 의한 영향을 배제시키는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 고안의 실시예를 첨부된 도면 제3도와 제4도에 의하여 상세히 설명하면 다음과 같다.
본 고안은 제3도와 같이 컬럼이 시작되는 셀의 이전과 끝나는 셀 이후에 여분의 셀(10)을 첨가하여 구성된 것이다.
이와 같이 구성된 본 고안은 어드레스의 맨끝 셀이 J점인 경우 H부분의 여분의 셀을 배치시켜 칩의 가장자리 부분에 제3도와 같이 여분의 셀(10)을 연결하므로써 중심부의 셀과 가장자리 셀의 토폴로지가 같게 되어 페리페럴에 의한 영향을 배제시킬 수 있으므로 셀의 주변부분에서 발생되는 불량률을 감소시킬 수 있는 장점이 있다.

Claims (1)

  1. 통상의 반도체 소자에 있어서, 가장자리 셀 이후나 이전에 여분의 셀을 연결하여 중심부 셀과 주변부 셀의 토폴로지를 같게 구성함을 특징으로 하는 메모리 칩 구조.
KR2019900019710U 1990-12-13 1990-12-13 메모리 칩 구조 KR930002899Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900019710U KR930002899Y1 (ko) 1990-12-13 1990-12-13 메모리 칩 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900019710U KR930002899Y1 (ko) 1990-12-13 1990-12-13 메모리 칩 구조

Publications (2)

Publication Number Publication Date
KR920013775U KR920013775U (ko) 1992-07-27
KR930002899Y1 true KR930002899Y1 (ko) 1993-05-24

Family

ID=19306916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900019710U KR930002899Y1 (ko) 1990-12-13 1990-12-13 메모리 칩 구조

Country Status (1)

Country Link
KR (1) KR930002899Y1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040010903A (ko) * 2002-07-25 2004-02-05 이태희 풍력발전장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040010903A (ko) * 2002-07-25 2004-02-05 이태희 풍력발전장치

Also Published As

Publication number Publication date
KR920013775U (ko) 1992-07-27

Similar Documents

Publication Publication Date Title
KR850000793A (ko) 반도체(rom)
JPS5345120A (en) Video special effect device
GB1326994A (en) Arrangements for electrically connecting integrated ciruits
JP2612837B2 (ja) 半導体メモリ
KR930002899Y1 (ko) 메모리 칩 구조
KR860006875A (ko) 반도체 장치
KR850002679A (ko) 대규모 집적회로 실장의 다중신호 경로 분배 시스템
JPH05243472A (ja) 半導体集積回路
JPS5818948A (ja) リ−ドフレ−ム
JPS533747A (en) Self-refresh dynamic memory circuit
JPS534472A (en) Semiconductor package
KR850001610A (ko) 반도체 메모리
JPS5298433A (en) Semiconductor memory
KR930006951A (ko) 마스크 리드 온리 메모리
JPS6476597A (en) Semiconductor memory device
JPS60234335A (ja) 半導体装置
JPS5315080A (en) Transistor
JPH02143989A (ja) 半導体記憶装置
JP2764721B2 (ja) 密着型イメージセンサ
JP2662156B2 (ja) 集積回路のノイズ低減装置
KR930011198A (ko) 반도체 패키지
KR930000428Y1 (ko) 다이나믹 램용 지연회로
JPS5355992A (en) Semiconductor device
JPH0415627B2 (ko)
JPS5525117A (en) Check circuit for signal group

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20030417

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee