KR930001625A - 다단 송수신 데이타의 중계제어장치 및 그 방법 - Google Patents

다단 송수신 데이타의 중계제어장치 및 그 방법 Download PDF

Info

Publication number
KR930001625A
KR930001625A KR1019910010379A KR910010379A KR930001625A KR 930001625 A KR930001625 A KR 930001625A KR 1019910010379 A KR1019910010379 A KR 1019910010379A KR 910010379 A KR910010379 A KR 910010379A KR 930001625 A KR930001625 A KR 930001625A
Authority
KR
South Korea
Prior art keywords
data
information
cpu
serial
control
Prior art date
Application number
KR1019910010379A
Other languages
English (en)
Other versions
KR950001929B1 (ko
Inventor
유태흥
Original Assignee
유태흥
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유태흥 filed Critical 유태흥
Priority to KR1019910010379A priority Critical patent/KR950001929B1/ko
Publication of KR930001625A publication Critical patent/KR930001625A/ko
Application granted granted Critical
Publication of KR950001929B1 publication Critical patent/KR950001929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)

Abstract

내용 없음

Description

다단 송수신 데이타의 중계제어장치 및 그 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명장치를 채용한 소규모 네트워크의 블록구성도.
제2도는 본 발명에 따른 중계제어장치의 블록구성도.
제3도는 본 발명에서 메모리확장을 위한 램 및 제어부의 실시예의 상세회로도.

Claims (4)

  1. 모든 데이타의 처리를 행하는 동시에 시스템 버스를 제어하는 중앙처리장치(CPU) 및 제어부(1)와;모든기능을 제어하는 프로그램이 저장되어 있는 제1롬(2)과;추가로 기능확장이 요구될 때 필요로 하는 프로그램이 저장되어 있는 제2롬(3)과;프로그램 수행시 필요로 하는 각종 운영정보 및 다수대의 퍼스컴들로부터 입력되는 데이타를 받아 일시적으로 보관하는 동시에 메모리를 제어할 수 있는 램 및 제어부(4)와;다수대의 퍼스컴들을 연결하여 사용시 데이타중계가 보다 원활하게 하는 추가확장램(5)과;중앙처리장치(CPU)에 정해진 우선순위에 따라 외부장치들로부터의 인터럽트 요구를 적절히 관리하는 인터럽트 콘트롤러(6)와;프로그램된 일정 주기마다 중앙처리장치(CPU)에 인터럽트를 요구할 수 있도록 하는 카운터 및 타이머 제어부(7)와;다량의 연속적이 데이타들을 중앙처리장치(CPU)의 간섭없이 직접메모리와 입출력포트에 데이타의 이동을 관장하는 직접 메모리 액세스 콘트롤러(8)과;전원오프시 점보를 안전하게 유지하기 위한 EEPROM(9)과;병렬입출력 주변장치들과 연결 가능하도록 인터페이스하는 병렬프린터포트(10) (11)와;직렬 인터페이스를 갖는 주변장치들을 퍼스컴 사용자들이 공유할 수 있도륵 직렬입출력 인터페이스부(12)와;다수대의 퍼스컴과 연결되는 다단의 직렬입출력포트를 간단히 인터페이스하기 위한 확장버스(13)와;상기 확장버스(13)의 다수개의 직렬포트를 제어하기 위한 버스인터페이스(14)(18)와;퍼스컴과 연결되는 다수개의 직렬포트를 중앙처리장치(CPU)의 명령에 따라 제어하는 멀티 직렬입출력제어부(15)(19)와;상기 멀티 직렬입출력제어부(15)(19)에 의해 출력되는 직렬데이타를 RS-232C에 의한 신호로 변환하기 위한 다수개의 라인구동및 수신부(l61,······16n)(201,······20n)와;RS-232C규격의 연결을 행하는 다수개의 RS-232C 코넥터(171,······17n),(211,······21n)를 구비함을 특징으로 하는 다단송수신 데이타의 중계 제어장치.
  2. 제1항에 있어서, 중앙처리장치가 직접 액세스할 수 있는 용량이상의 메모리를 확장하기 위한 상기 램 및 제어부(4)는 중앙처리장치(CPU)가 메모리를 액세스할 때 해당하는 어드레스를 DRAM에 공급하는 램 어드레스 멀티플렉서(41)와, 중앙처리장치(CPU) 또는 직접 메모리 액세스가 메모리를 액세스 페이지 레지스터(U4)에 기록된 페이지어드레스에 의해 DRAM을 구동하는 페이지 제어회로(42)와, 중앙처리장치(CPU) 또는 직접 메모리 액세스가 동작할 때 뱅크 레지스터(U7)의 데이타값에 따라 해당되는 컬럼 어드레스 스트로브 신호가 구동되도록하는 메모리 뱅크 제어회로(43)를 구비함을 특징으로 하는 다단 송수신 데이타의 중계 제어장치.
  3. 제1항에 있어서, 상기 확장버스(13)는 코넥터(CN)에 수신데이타, 송신데이타 및 제어신호용으로 각각 1개씩 총 3개의 인더럽트 라인만으로 다단의 직렬입출력의 동작을 제어하는 것을 특징으로 하는 다단 송수신 데이타의 중계제어장치.
  4. 펴스컴에서 실행되는 작업으로서 전달하고자 하는 정보명과 정보의 도착지를 지정하여 정보를 송, 수신하고, 수신된 정보데이타중 일반 데이타와 제어데이타의 종류를 검색한 후 제어데이타이면 중계기 내부에서 제어정보를 처리하고, 제어데이타가 아니면 버퍼가 풀상태인가를 검출하여 풀상태이면 퍼스컴이 계속적으로 정보를 송출하지 않도록 송신측에 통보하고, 풀상태가 아니면 정보를 일시적으로 저장하는 제1과정과;상기 제1과정 수행후 정보의 송신자가 지정한 장치가 현재 사용가능 상태인가를 검출하여 가능상태이면 버퍼로부터 정보를 추출하고 지정한 장치에 정보를 수신하여 정보를 처리하고, 가능상태가 아니면 일정시간 경과 여부를 알리는 타이머가 오프상태인가를 검출하여 오프상태가 아니면 리턴하고 오프상태이면 송신측에 내용을 통보하여 정보를 처리하는 제2과정을 수행하여서 됨을 특징으로 하는 다단 송수신 데이타의 중계제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910010379A 1991-06-22 1991-06-22 다단 송수신 데이타의 중계제어장치 및 그 방법 KR950001929B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910010379A KR950001929B1 (ko) 1991-06-22 1991-06-22 다단 송수신 데이타의 중계제어장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910010379A KR950001929B1 (ko) 1991-06-22 1991-06-22 다단 송수신 데이타의 중계제어장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR930001625A true KR930001625A (ko) 1993-01-16
KR950001929B1 KR950001929B1 (ko) 1995-03-06

Family

ID=19316135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910010379A KR950001929B1 (ko) 1991-06-22 1991-06-22 다단 송수신 데이타의 중계제어장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR950001929B1 (ko)

Also Published As

Publication number Publication date
KR950001929B1 (ko) 1995-03-06

Similar Documents

Publication Publication Date Title
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
US5093780A (en) Inter-processor transmission system having data link which automatically and periodically reads and writes the transfer data
KR880010365A (ko) 디지탈 데이타 프로세서용 버스 인터페이스 회로
KR930016888A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
KR930016885A (ko) 컴퓨터 시스템 및 입력/출력 장치와 중앙처리장치간의 중재방법
KR930016873A (ko) 컴퓨터 시스템 및 시스템 메모리 액세스 제어방법
KR850007129A (ko) 버스제어수단을 갖춘 마이크로 컴퓨터 시스템
KR980004055A (ko) 이중 포트 메모리와 이것을 이용한 시스템 및 방법
KR970002617A (ko) 양방향 동기 다중 드롭 데이터 버스를 갖는 데이터 처리 시스템
KR880009306A (ko) 직접 메모리 엑세스 제어 장치
KR930001625A (ko) 다단 송수신 데이타의 중계제어장치 및 그 방법
KR920000034A (ko) Dma 콘트롤러
KR930006905A (ko) 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템
EP0473279B1 (en) Communication control apparatus for computing systems
KR970002412B1 (ko) 디엠에이(dma)가 가능한 통신코프러세서 보드
KR910008419B1 (ko) 공통 메모리 억쎄스방식
KR100575608B1 (ko) 버스 제어회로
KR910003497A (ko) 내부 버스라인 수를 줄인 데이타 처리장치
KR970007157Y1 (ko) 시스템버스와 다수 병렬포트 사이의 인터페이스 장치
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR900001533B1 (ko) 동기화 데이타 링크제어(sdlc)의 제어장치
KR910700494A (ko) 전송선용 수치제어장치
KR0135894Y1 (ko) 피드-백 방식을 적용시킨 파이포
KR100690597B1 (ko) 이중모드 직접메모리접근을 지원하는 중앙처리장치를이용한 단일모드 직접메모리접근 구현 방법
KR970016868A (ko) 수치제어장치와 plc 사이의 인터페이스 방법 및 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040227

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee