KR930001239A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR930001239A
KR930001239A KR1019920010893A KR920010893A KR930001239A KR 930001239 A KR930001239 A KR 930001239A KR 1019920010893 A KR1019920010893 A KR 1019920010893A KR 920010893 A KR920010893 A KR 920010893A KR 930001239 A KR930001239 A KR 930001239A
Authority
KR
South Korea
Prior art keywords
data
signal
group
correction signal
read
Prior art date
Application number
KR1019920010893A
Other languages
English (en)
Other versions
KR950010311B1 (ko
Inventor
히로야스 마끼하라
겐지 고다
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR930001239A publication Critical patent/KR930001239A/ko
Application granted granted Critical
Publication of KR950010311B1 publication Critical patent/KR950010311B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

내용 없음

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 1실시예의 마스크 ROM의 전체구성을 표시하는 개략 블록도이고,
제2도는 제1도의 ECC의 구성을 표시하는 개략 블록도이고,
제3도는 제1도의 ECC에 있어 틀림정정때문에 사용되는 하밍행렬의 1예를 표시한다.

Claims (2)

  1. 외부에 판독되어야 할 복수의 데이터와, 상기 복수의 데이터에 따른 복수의 페리티데이터가 격납된 메모리셀어레이와, 상기 메모리셀어레이에서, 상기 외부에 판독되어야 할 복수의 데이터 및 상기 복수의 페리티데이터를 판독하는 수단과, 상기 판독수단에 의해 판독된 상기 외부에 판독되어야 할 복수의 데이터와 상기 복수의 페리티데이터에, 소정의 하밍행열에 따른 연산을 시행하여, 상기 외부에 판독되어야 할 데이터의 틀림을 정정하는 틀림정정수단을 구비하고, 상기 외부에 판독되어야 할 복수의 데이터는, 동수의 데이터를 포함하는 제1 및 제2의 그룹으로 분할되어, 상기 틀림정정수단은, 상기 판독수단에 의해 상기 메모리셀어레이에서 판독된, 상기 제1 및 제2의 그룹의 데이터와 상기 복수의 페리티데이터에 의거하여, 복수의 심드롬신호를 작성하는 심드롬신호 작성수단과, 상기 판독수단에 의해 상기 메모리셀어레이에서 판독된 상기 제1 및 제2그룹의 데이터를 순차 선택하는 그룹선택수단과, 상기 심드롬신호 작성수단에 의해 작성된 상기 심드롬신호에 의거하여, 상기 그룹선택수단의 선택동작에 동기하여, 상기 제1그룹의 데이터를 위해 정정신호와, 상기 제2그룹의 데이터를 위해 정정신호를 순차작성하는 정정신호 작성수단과, 상기 정정신호 작성수단에 의해 작성된 정정신호에 의거하여, 상기 그룹선택수단에 의해 선택된 그룹의 데이터의 틀림을 정정하는 수단을 구비한, 반도체 기억장치.
  2. 제1항에 있어서, 상기 심드롬신호 작성수단은, 상기 복수의 심드롬신호의 반전신호를 더욱 작성하고, 상기 정정신호 작성수단은, 상기 복수의 심드롬신호 및 상기 반전신호중, 상기 제1그룹의 데이터를 위해 필요한 신호 및, 상기 제2그룹의 데이터를 위해 필요한 신호를 순차 선택하는 신호선택수단과, 상기 신호선택수단에 의해 선택된 신호에 응답하고 정정신호를 작성하는 작성수단을 포함하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920010893A 1991-06-24 1992-06-23 반도체 기억장치 KR950010311B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-151809 1991-06-24
JP3151809A JP2745252B2 (ja) 1991-06-24 1991-06-24 半導体記憶装置

Publications (2)

Publication Number Publication Date
KR930001239A true KR930001239A (ko) 1993-01-16
KR950010311B1 KR950010311B1 (ko) 1995-09-14

Family

ID=15526786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010893A KR950010311B1 (ko) 1991-06-24 1992-06-23 반도체 기억장치

Country Status (4)

Country Link
US (1) US5383205A (ko)
JP (1) JP2745252B2 (ko)
KR (1) KR950010311B1 (ko)
DE (1) DE4220196C2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3106947B2 (ja) * 1996-02-28 2000-11-06 日本電気株式会社 不揮発性半導体記憶装置
US5748547A (en) * 1996-05-24 1998-05-05 Shau; Jeng-Jye High performance semiconductor memory devices having multiple dimension bit lines
US20050036363A1 (en) * 1996-05-24 2005-02-17 Jeng-Jye Shau High performance embedded semiconductor memory devices with multiple dimension first-level bit-lines
US5784391A (en) * 1996-10-08 1998-07-21 International Business Machines Corporation Distributed memory system with ECC and method of operation
JP2001167596A (ja) * 1999-12-09 2001-06-22 Toshiba Corp 不揮発性半導体記憶装置
TW506194B (en) * 2000-03-27 2002-10-11 Sanyo Electric Co Error detection and correction circuit
US6957378B2 (en) * 2001-06-04 2005-10-18 Kabushiki Kaisha Toshiba Semiconductor memory device
US7158058B1 (en) 2002-12-09 2007-01-02 Marvell International Ltd. Method and apparatus for generating a seed set in a data dependent seed selector
US7341765B2 (en) * 2004-01-27 2008-03-11 Battelle Energy Alliance, Llc Metallic coatings on silicon substrates, and methods of forming metallic coatings on silicon substrates
JP4980565B2 (ja) * 2004-12-21 2012-07-18 富士通セミコンダクター株式会社 半導体メモリ
JP4864395B2 (ja) * 2005-09-13 2012-02-01 株式会社東芝 半導体記憶装置
FR2892576A1 (fr) * 2005-10-25 2007-04-27 Univ Paris Sud Procede et dispositif de correction d'erreur dans des circuits electroniques de traitement de donnees.
US7506226B2 (en) * 2006-05-23 2009-03-17 Micron Technology, Inc. System and method for more efficiently using error correction codes to facilitate memory device testing
WO2011036747A1 (ja) * 2009-09-24 2011-03-31 株式会社東芝 演算装置
US20120079349A1 (en) * 2010-09-24 2012-03-29 Arkady Bramnik Method and apparatus for multi-bit upset protection
US8677205B2 (en) 2011-03-10 2014-03-18 Freescale Semiconductor, Inc. Hierarchical error correction for large memories
US8914712B2 (en) 2012-02-27 2014-12-16 Freescale Semiconductor, Inc. Hierarchical error correction
US10642688B2 (en) 2018-04-12 2020-05-05 EMC IP Holding Company LLC System and method for recovery of unrecoverable data with enhanced erasure coding and replication
US10592338B2 (en) * 2018-04-27 2020-03-17 EMC IP Holding Company LLC Scale out data protection with erasure coding

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649540A (en) * 1984-12-26 1987-03-10 Thomson Components-Mostek Corp. Error-correcting circuit having a reduced syndrome word
JPS6246357A (ja) * 1985-08-23 1987-02-28 Hitachi Vlsi Eng Corp 半導体記憶装置
JPH0194599A (ja) * 1987-10-05 1989-04-13 Mitsubishi Electric Corp 半導体記憶装置
JPH01171199A (ja) * 1987-12-25 1989-07-06 Mitsubishi Electric Corp 半導体メモリ

Also Published As

Publication number Publication date
KR950010311B1 (ko) 1995-09-14
US5383205A (en) 1995-01-17
JP2745252B2 (ja) 1998-04-28
DE4220196C2 (de) 1995-04-06
DE4220196A1 (de) 1993-01-14
JPH052898A (ja) 1993-01-08

Similar Documents

Publication Publication Date Title
KR930001239A (ko) 반도체 기억장치
US6009548A (en) Error correcting code retrofit method and apparatus for multiple memory configurations
KR900014997A (ko) 고장 방지 컴퓨터 메모리 시스템
KR900019028A (ko) 리던던트 블럭을 가지는 반도체 메모리장치
KR880010403A (ko) 에러정정방법 및 그 장치
US4453251A (en) Error-correcting memory with low storage overhead and fast correction mechanism
JPS6470999A (en) Method and apparatus for memory test
KR870003511A (ko) 코드 에러 정정 방법
KR920015370A (ko) 반도체 기억장치
US4456980A (en) Semiconductor memory device
US5966389A (en) Flexible ECC/parity bit architecture
DE69602013D1 (de) Parallelverarbeitungsredundanzs-vorrichtung und -verfahren für schnellere zugriffszeit und kleinere matrizeoberfläche
GB1400650A (en) Memory units
KR840005869A (ko) 디지탈 데이타를 비디오 형식으로 저장하는 방법 및 장치
JPS5958559A (ja) 並列周期的冗長チエツク回路
KR870002594A (ko) 반도체 기억장치
TW202324097A (zh) 快閃記憶體裝置、快閃記憶體控制器及快閃記憶體儲存管理方法
KR840007190A (ko) 버퍼기억장치의 단일비트 에러처리 시스템
GB1487943A (en) Memory error correction systems
KR970071831A (ko) 3치기억 반도체기억시스템
GB1429702A (en) Associative memory
KR880013064A (ko) 어드레스 발생회로
KR900014998A (ko) 고장 방지 컴퓨터 메모리 시스템
KR970067382A (ko) 다이나믹 랜덤 억세스 메모리내의 패리티 검사 논리 회로를 위한 방법 및 장치
KR970051460A (ko) 오류 허용 정보 저장 방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090910

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee